公开(公告)号：CN114351112A

公开(公告)日：2022-04-15

申请号：CN202210012714.9

申请日：2022-01-06

Applicant: 湖南大学

Inventor： 李东 ,  游文霞 ,  郑弼元 ,  潘安练

IPC: C23C16/30 ,  C23C16/40 ,  C23C16/56 ,  C01G41/00 ,  C01B19/04 ,  B82Y30/00 ,  H01L31/032 ,  H01L31/18

Abstract: 本发明公开了一种WSe2/WS2垂直异质结纳米材料及其制备方法；所述制备方法，包括如下步骤：以WSe2粉末和WO3粉末为原料，通过第一次化学气相沉积于衬底表面生长WSe2/WO3纳米片，然后将含WSe2/WO3纳米片的衬底，盖于装有NaCl粉末的容器中，并使得装有NaCl粉末的容器留有敞口，在含有S蒸汽的环境下，于含WSe2/WO3纳米片的衬底表面进行第二次化学气相沉积，控制第二次化学气相沉积的温度为530～570℃，即获得WSe2/WS2垂直异质结纳米材料。本发明通过WO3纳米片辅助的化学气相沉积法在较低温度下获得WSe2/WS2垂直异质结纳米材料，解决了现有技术中高温下制备WSe2/WS2垂直异质结纳米材料时底层材料易发生热分解、原子替换的难题，为制备其他高质量二维异质结提供了新的方法思路。

公开(公告)号：CN114231287A

公开(公告)日：2022-03-25

申请号：CN202111675864.X

申请日：2021-12-31

Applicant: 湖南大学

Inventor： 李东 ,  郑弼元 ,  潘安练

IPC: C09K11/88 ,  C09K11/69 ,  B82Y20/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 本发明公开了一种WSe2‑VOCl垂直异质结纳米材料及其制备方法；属于二维层状半导体异质结制备技术领域。所述异质结为垂直堆垛结构，以单层的WSe2层为底层，在所述底层上生长得到单层的VCIO层；得到所述WSe2‑VOCl垂直异质结纳米材料；所述纳米材料中，底层的WSe2层呈规则三角形，堆叠在底层WSe2层上的VOCl层由呈四边形的小尺寸纳米片通过晶畴连接而成。在488nm激光的照射下，顶层的VOCl单层薄膜能够显著的增强底层WSe2层的光致发光强度。本发明的WSe2‑VOCl垂直异质结纳米材料通过生长温度、载气流速和沉积温度三个参数控制的两次化学气相沉积法得到。本发明所公开的WSe2‑VOCl垂直异质结纳米材料展现出明显的WSe2光致发光增强，在二维材料发光器件领域具有潜在的应用价值。

公开(公告)号：CN113130661A

公开(公告)日：2021-07-16

申请号：CN202110416174.6

申请日：2021-04-19

Applicant: 湖南大学

Inventor： 李东 ,  易佳丽 ,  朱小莉 ,  潘安练

IPC: H01L29/786 ,  H03K17/687

Abstract: 本发明公开了一种无屏蔽三栅晶体管器件和基于其的电阻型全摆幅反相器，其中无屏蔽三栅晶体管器件从下至上依次包括中心线重合的控制栅、控制栅绝缘层、底栅、底栅绝缘层、沟道层、顶栅绝缘层和顶栅，所述底栅和顶栅的尺寸相同，所述沟道层的尺寸大于底栅和顶栅的尺寸，所述控制栅的尺寸大于底栅的尺寸；所述源极和漏极均设置于沟道层的顶面且分别位于顶栅的左右两侧。电阻型全摆幅反相器包括上述无屏蔽三栅晶体管器件和分压电阻。本发明的晶体管器件在电路运行过程中，顶栅用于调控晶体管器件初始掺杂，进而精确控制其阈值电压位置，从而获得反相器电路的全摆幅属性。