-
公开(公告)号：CN105224286B
公开(公告)日：2018-09-14
申请号：CN201510587342.2
申请日：2015-09-15
Applicant: 清华大学无锡应用技术研究院
IPC: G06F9/30
Abstract: 本发明公开了一种用于可重构密码处理器的缓存装置，包括：数据加载模块，用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据输入次序输出处理模块输出的FIFO数据；中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。根据本发明实施例的缓存装置可以满足密码算法所需的不同类型数据的缓存，提高并行运算能力，很好地满足分组密码算法在可重构密码处理器上的高效实现。
-
公开(公告)号：CN108345797A
公开(公告)日：2018-07-31
申请号：CN201710659429.5
申请日：2017-08-03
Applicant: 清华大学无锡应用技术研究院
IPC: G06F21/57
CPC classification number: G06F21/577
Abstract: 本发明提供了一种处理器的检测方法。根据该检测方法，首先，判断被测处理器是否满足安全敏感条件，所述安全敏感条件包括安全敏感指令、处理器运行模式、安全敏感输入输出操作、安全敏感应用及用户自定义安全级别中的一个或多个。然后，根据判断结果对所述被测处理器进行检测，包括当所述被测处理器满足安全敏感条件时，按照第一检测方式对所述被测处理器进行检测，当所述被测处理器不满足安全敏感条件时，按照第二检测方式对所述被测处理器进行检测，其中，对于被测处理器的相同运行过程，所述第一检测方式的总检测长度大于所述第二检测方式的总检测长度。本发明还提供了一种处理器的检测装置以及一种处理器的检测系统。
-
公开(公告)号：CN108228529A
公开(公告)日：2018-06-29
申请号：CN201810072695.2
申请日：2018-01-24
Applicant: 清华大学无锡应用技术研究院
IPC: G06F15/78
CPC classification number: G06F15/7871
Abstract: 本公开提供了一种用于配置可重构计算阵列的方法，该方法包括：确定存储体中的第一命令地址，其中，存储体为可重构计算阵列的专用存储设备，存储体存储有用于对可重构计算阵列进行配置的配置命令集合；以及控制存储体将第一命令地址处的第一配置命令发送给可重构计算阵列，其中，第一配置命令属于配置命令集合。本公开还提供了一种用于配置可重构计算阵列的系统。
-
公开(公告)号：CN107239334A
公开(公告)日：2017-10-10
申请号：CN201710398325.3
申请日：2017-05-31
Applicant: 清华大学无锡应用技术研究院
CPC classification number: G06F8/445 , G06F8/433 , G06F9/4881 , G06F9/5038
Abstract: 本发明实施例公开处理不规则应用的方法及装置。该方法包括：确定不规则应用的M类任务，M为正整数；并行地执行M类任务，其中，所述M类任务中的每类任务中的各个任务分别具有索引；对于M类任务中的第x类任务中的第i个任务而言，i是正整数，x是小于或者等于M的正整数：当第i个任务被执行到约定点时，暂停第i个任务，并根据第i个任务的索引确定与第i个任务对应的规则，与第i个任务对应的规则用于表示第i个任务与M类任务中的其它任务的依赖关系；根据与第i个任务对应的规则，检查第i个任务的当前状态，以便引导第i个任务的继续执行。本发明实施例能够以细粒度流水并行化的方式高效地、正确地、自动地执行不规则应用。
-
公开(公告)号：CN105553646A
公开(公告)日：2016-05-04
申请号：CN201511027417.8
申请日：2015-12-31
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/06
CPC classification number: Y02D50/10 , H04L9/0618
Abstract: 本发明涉及一种面向分组密码算法并行计算的可重构S盒电路结构，其包括若干可配置的查找表单元，每个查找表单元内包括存储器以及输入控制电路与输出控制电路；所述存储单元的地址位宽不小于所述存储分组密码替换表的输入数据位宽，所述存储单元的数据位宽不小于所述存储分组密码替换表的输出数据位宽，存储单元的并行地址端口数量不小于分组密码替换表的展开轮数且存储单元内存储器的数量不小于每轮替换中并行操作次数，以满足利用所述分组密码替换表执行相应的分组加密时的全展开访问并发度需求。本发明配置灵活，可并行处理数据，有效提高运算速度快，能实现多种分组密码，减少存储器数量和电路实现面积。
-
Patent Agency Ranking
公开(公告)号：CN104484627A
公开(公告)日：2015-04-01
申请号：CN201410854494.X
申请日：2014-12-31
Applicant: 清华大学无锡应用技术研究院
IPC: G06F21/76
CPC classification number: G06F21/76
Abstract: 本发明涉及一种面向可重构阵列架构的随机化抗故障攻击措施的设计方法，包括如下步骤：步骤一、提供可重构阵列架构，得到加密算法的具体映射数据流图；步骤二、给定开销比例约束条件以及抗故障攻击能力；步骤三、计算执行加密算法时的开销；步骤四、确定加密算法中的敏感点分布、时间搜索范围以及空间搜索范围；步骤五、给定时间随机度以及空间随机度，确定相对应的敏感点分布以及时间搜索范围与空间搜索范围；步骤六、计算抗故障攻击能力并匹配给定的抗故障攻击能力；步骤七、确定实际额外开销比例，调整给定时间随机度以及空间随机度，以匹配给定的开销比例约束条件。本发明能为随机化抗故障攻击措施的设计提供依据，能有效提高安全性。
-
公开(公告)号：CN104484615A
公开(公告)日：2015-04-01
申请号：CN201410855400.0
申请日：2014-12-31
Applicant: 清华大学无锡应用技术研究院
CPC classification number: G06F21/71
Abstract: 本发明涉及一种适用于可重构阵列架构的基于空间随机化抗故障攻击方法，其包括如下步骤：步骤一、设定密码处理器的应用场景，所述应用场景包括密码处理器内运行的加密算法、将面对的故障注入攻击方式以及注入故障的类型；步骤二、在上述设定的应用场景下，分析并找出加密算法中分布有敏感点的执行步骤，且确定所述敏感点执行步骤在可重构计算阵列中执行时的具体参数；步骤三、根据上述确定敏感点执行步骤在可重构计算阵列中执行的具体参数，配置分布有敏感点的加密算法执行步骤，以使得敏感点在可重构计算阵列的空间上随机分布。本发明不仅能抵抗单故障攻击，而且能抵抗双故障乃至多故障的注入攻击，有效提高集成电路在故障注入阶段的抗攻击性。
-
公开(公告)号：CN118468306A
公开(公告)日：2024-08-09
申请号：CN202410534692.1
申请日：2024-04-29
Applicant: 清华大学无锡应用技术研究院
Abstract: 本公开提供了一种数据自同构处理方法及装置，可以应用于计算机领域、加密技术领域。该数据自同构处理方法包括：获取与初始数据对应的第一位反转矩阵；基于预设的元素位置映射关系，对第一位反转矩阵的第一元素进行位置转换，得到第一转置矩阵，第一转置矩阵表征对初始数据进行转置操作的结果，第一转置矩阵包括第一转置元素；根据与第一转置元素相关的元素移位信息，对第一转置元素执行地址映射操作，得到第二转置矩阵，其中，元素移位信息是基于地址映射操作函数处理第一转置元素的矩阵位置得到的；基于元素位置映射关系，对第二转置矩阵的第二转置元素进行位置转换，得到表征对初始数据进行自同构处理后的目标位反转矩阵。
-
公开(公告)号：CN112579516B
公开(公告)日：2024-07-05
申请号：CN202011550066.X
申请日：2020-12-24
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明涉及集成电路技术领域，具体公开了一种可重构处理单元阵列，其特征在于，包括：数据抽取端口，与反馈运算阵列连接；反馈运算阵列，包括第一拼接移位单元、第二拼接移位单元、寄存器、算术运算单元和可重构S盒；第一拼接移位单元与数据抽取端口连接；算术运算单元用于根据第一拼接移位单元的输出数据以及寄存器的输出数据按照配置信息选择路由网络进行算术运算，并输出密钥流；其中寄存器的输入端与可重构S盒的输出端连接，可重构S盒的输入端与第二拼接移位单元的输出端连接，第二拼接移位单元的输入端与算数运算单元的输出端连接。本发明提供的可重构处理单元阵列能够保证数据交互速率的前提下实现互连的灵活性，降低功耗。
-
公开(公告)号：CN115001694B
公开(公告)日：2023-07-11
申请号：CN202110231457.3
申请日：2021-03-02
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/32
Abstract: 本申请提出一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数APUF电路结构，包括：基于级联结构的多值APUF开关单元、亚稳态检测电路和APUF电路；多值APUF开关单元包括将多个小交换单元进行级联形成三个交换级，每个小交换单元内部和交换级之间的延时路径均相同，以使多值APUF开关单元内部所有的延时路径对称；亚稳态检测电路与APUF电路的仲裁器连接，检测仲裁器的输出是否存在振荡情况，通过上升下降沿触发器将振荡情况转化为数字信息，根据数字信息确定仲裁器响应是否稳定，通过亚稳态检测电路的筛选电路筛选不稳定响应。由此，通过分级实现交换行为，保证整个级联开关路径对称性，设计亚稳态检测电路对响应产生过程中亚稳态现象进行检测，提高稳定性。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.054 seconds)
