-
公开(公告)号：CN116665734A
公开(公告)日：2023-08-29
申请号：CN202310644161.3
申请日：2023-06-01
Applicant: 清华大学
IPC: G11C13/00
Abstract: 本公开提供用于忆阻器单元编程的方法，方法包括执行至少一个编程循环，其中，每个编程循环包括：基于用于忆阻器单元的编程操作电压和编程目标电阻值生成参考电流，其中，编程操作电压是要用于置位或复位忆阻器单元的操作电压；检测被施加编程操作电压的忆阻器单元的第一电流；基于要对忆阻器单元执行的编程操作以及第一电流与参考电流之间的比较，更新编程操作电压，并对忆阻器单元施加更新的编程操作电压以对忆阻器单元进行编程以改变忆阻器单元的阻值。本公开还提供了对应于上述编程方法的装置。本公开所提供的用于忆阻器单元编程的方法和装置避免了忆阻器单元在编程状态和校验状态之间的切换和过操作现象的发生，提升了编程的效率。
-
-
公开(公告)号：CN112598124B
公开(公告)日：2022-12-20
申请号：CN202011575150.7
申请日：2020-12-28
Applicant: 清华大学
IPC: G06N3/063
Abstract: 一种神经元模拟电路及神经网络装置。该神经元模拟电路包括运算放大器、第一电阻性器件和第二电阻性器件，该运算放大器包括第一输入端、第二输入端和输出端，该第一电阻性器件连接在该运算放大器的第一输入端或第二输入端与该运算放大器的输出端之间；该第二电阻性器件连接在该运算放大器的输出端和该神经元模拟电路的输出端之间；该第二电阻性器件包括阈值开关型忆阻器，该阈值开关型忆阻器的第一端与该神经元模拟电路的输出端电连接；该第一电阻性器件和该第二电阻性器件中至少之一包括动态忆阻器。该神经元模拟电路具有较强的仿生能力。
-
公开(公告)号：CN105913875B
公开(公告)日：2019-11-26
申请号：CN201610200572.3
申请日：2016-03-31
Applicant: 清华大学 , 北京兆易创新科技股份有限公司
Abstract: 控制电路、存储装置及操作方法。该控制电路，包括：电源；第一节点；第二节点；第三节点；第四节点；钳位单元；充电单元；隔断单元；连接单元；上拉单元，其中，第一节点耦接到钳位单元的一端；钳位单元的另一端耦接到充电单元，钳位单元配置为根据施加至其控制端的钳位电压而导通或截止；充电单元一端耦接在钳位单元的另一端和第二节点之间；隔断单元耦接在第一节点和第二节点之间，隔断单元根据第三节点的电压而导通或截止；连接单元配置为响应于第四节点的电压为第二电压而将第二节点的电压设置为第一电压；上拉单元配置为响应于第四节点的电压为第一电压而将第二节点的电压设置为电源电压。
-
公开(公告)号：CN105719693B
公开(公告)日：2019-09-17
申请号：CN201610045632.9
申请日：2016-01-22
Applicant: 清华大学 , 北京兆易创新科技股份有限公司
Abstract: 提供了一种NAND存储器的多比特编程方法及装置。所述方法包括：将被编程的多比特数据写入数据锁存器组，所述多比特数据为格雷码码字；将所述多比特数据从所述格雷码码字转换为加速编码码字；对存储阵列中需要被编程的存储单元进行编程；对被编程的各所述存储单元执行编程验证操作；对被编程的各所述存储单元执行锁存扫描操作；以及对被编程的各所述存储单元执行确认扫描操作。所述方法根据锁存器的结构重新设计编码，减少了编程过程中复杂的冗余操作的数量，因而可以加快编程的速度，降低功耗。
-
Patent Agency Ranking
公开(公告)号：CN108921290A
公开(公告)日：2018-11-30
申请号：CN201810697323.9
申请日：2018-06-29
Applicant: 清华大学
IPC: G06N3/063
Abstract: 一种神经突触单元电路、神经网络电路、信息处理系统和信息处理方法。该神经突触单元电路包括第一权重电路和第二权重电路，第一权重电路包括第一阻变电路和第一开关电路，第一阻变电路和第一位线端以及第一开关电路电连接，第一开关电路和第一字线端、第一阻变电路以及源线端电连接；第二权重电路包括第二阻变电路和第二开关电路，第二阻变电路和第二位线端以及第二开关电路电连接，第二开关电路和第二字线端、第二阻变电路以及源线端电连接。该神经突触单元电路可以表示神经网络权重矩阵中的一个有正负的权重值。
-
公开(公告)号：CN105976022A
公开(公告)日：2016-09-28
申请号：CN201610267170.5
申请日：2016-04-27
Applicant: 清华大学
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 一种电路结构、人工神经网络及用电路结构模拟突触的方法，该电路结构，包括：多个电路单元，包括至少一个参考电路单元和至少一个执行电路单元，其中，所述参考电路单元包括参考电阻，所述参考电阻的第一端与至少一条第一信号线电连接，所述参考电阻的第二端与至少一条第二信号线电连接，所述执行电路单元包括阻变器件，所述阻变器件的第一端与至少一条第三信号线电连接，所述阻变器件的第二端与至少一条第四信号线电连接；所述参考电路单元和所述执行电路单元彼此对应，构成差值结构。该电路结构利用忆阻器的单边渐变特性实现了模拟突触抑制性和兴奋性的对称操作。
-
公开(公告)号：CN105741877A
公开(公告)日：2016-07-06
申请号：CN201610048264.3
申请日：2016-01-25
Applicant: 清华大学 , 北京兆易创新科技股份有限公司
IPC: G11C16/34
Abstract: 本发明的实施例提供感测电路、存储装置以及操作该存储装置的方法。该感测电路包括：电源输入端；依次连接的输入节点、感测节点和输出节点；预充电电路，耦接在该电源输入端和该感测节点之间；隔断单元，耦接在该感测节点和该输入节点之间；以及输出单元，耦接到该感测节点，并且配置为根据该感测节点的电压而在该输出节点输出第一输出信号，其中，当该感测节点的电压小于设定阈值电平时，该第一输出信号为第一逻辑电平，当该感测节点的电压大于或等于该设定阈值电平时，该第一输出信号为第二逻辑电平，并且该隔断单元响应于该第一输出信号为该第一逻辑电平而截止，并且该隔断单元响应于该第一输出信号为该第二逻辑电平而导通。
-
公开(公告)号：CN105719694A
公开(公告)日：2016-06-29
申请号：CN201610046803.X
申请日：2016-01-22
Applicant: 清华大学 , 北京兆易创新科技股份有限公司
Abstract: 提供了一种NAND存储器的多比特编程方法及装置。所述方法包括：将被编程的多比特数据写入数据锁存器组；将所述多比特数据从格雷码码字转换为加速编码码字；确定存储阵列中需要被编程的目标阈值电压大于预定电压的存储单元和目标阈值电压不大于所述预定电压的存储单元；将目标阈值电压大于所述预定电压的各所述存储单元预编程到中间态电压；对目标阈值电压不大于所述预定电压的各所述存储单元进行编程以及执行编程验证操作、锁存扫描操作以及确认扫描操作；对目标阈值电压大于所述预定电压的各所述存储单元进行编程以及执行编程验证操作、锁存扫描操作以及确认扫描操作。所述方法根据锁存器的结构重新设计编码，减少了编程过程中复杂的冗余操作的数量，因而可以加快编程的速度，降低功耗。
-
公开(公告)号：CN102932611B
公开(公告)日：2015-10-28
申请号：CN201210391734.8
申请日：2012-10-15
Applicant: 清华大学
Abstract: 本发明提出一种基于快闪存储器的图像传感器的数据读出电路，包括:采用通用NOR构架快闪存储器的阵列结构；和多个读出模块，其中所述多个读出模块的输入端与所述阵列结构的多个位线一一相连，其中，每一个所述读出模块包括：电流比较器，所述电流比较器的正输入端连接所述位线，负输入端连接由N个开关控制的N个参考电流源，其中，N为正整数，表示模数转换精度位数。本发明提出的读出电路结构简单，无需积分器，具有读取速度快、功耗低的优点。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.022 seconds)
