图数据的数据压缩方法、解压缩方法、系统及相关装置

    公开(公告)号:CN111046002B

    公开(公告)日:2022-08-02

    申请号:CN201911243266.8

    申请日:2019-12-06

    Abstract: 本申请提供一种图数据的压缩方法,包括:获取原始图数据并确定原始图数据中每条边的节点对;将节点对中的同一源节点按照预设分组规则分组;每个分组中保留一个源节点;根据每个分组的组类型存入对应的FIFO;对源节点的源节点数据和目的节点的目的节点数据添加标签;对FIFO进行轮询并存储,得到压缩图数据。本申请使得对应目的节点数量不同的源节点采用不同的压缩率,在同一分组内仅保留一个源节点,无需存储重复的源节点。可以支持图数据大规模并行解压缩,大幅增加图数据处理带宽。本申请还提供一种图计算系统的数据压缩系统、计算机可读存储介质和一种数据压缩终端,具有上述有益效果。

    一种RDMA网络的数据重传方法、装置及FPGA

    公开(公告)号:CN112261142B

    公开(公告)日:2023-07-14

    申请号:CN202011147327.3

    申请日:2020-10-23

    Abstract: 本发明公开了一种RDMA网络的数据重传方法、装置、FPGA及计算机可读存储介质,该方法包括:根据获取的数据传输命令,配置第一命令队列和第二命令队列;利用重传响应线程,在检测到目标重传命令时,生成重读中断;利用读响应线程传输当前命令对应的数据时,若检测到重读中断,则暂停发送当前命令对应的数据,并发送目标重传命令对应的数据;在目标重传命令对应的数据发送完成后,恢复发送当前命令对应的数据;本发明利用第一命令队列和第二命令队列的双命令队列设置,使RDMA响应端能够优先处理因以太网丢包造成的重传命令,从而保证了每个命令的实时响应性能,减少了丢失数据的重传耗时,降低了系统延时。

    一种加速卡及其MAC地址生成方法、装置和存储介质

    公开(公告)号:CN112187966B

    公开(公告)日:2023-04-28

    申请号:CN202010980157.0

    申请日:2020-09-17

    Abstract: 本申请公开了一种加速卡及其MAC地址生成方法、装置和计算机可读存储介质,该方法包括:获取目标加速卡的ID编号;提取ID编号的低32位和高32位;将低32位与预设初始值进行CRC32处理以生成第一校验值;将第一校验值与高32位进行CRC32处理以生成第二校验值;将第二校验值与预设常值拼接生成目标加速卡的MAC地址。本申请通过对具有唯一性的ID编号进行拆分、CRC32等处理,可生成同样具有唯一性的MAC地址,保障了MAC地址的有效性,省却了地址冲突检验的流程,同时,本申请无需手动设计和输入,即可自动高效的完成,保障了MAC地址的生成效率,特别适用于大批量加速卡的应用场景。

    业务处理方法及相关设备
    15.
    发明公开

    公开(公告)号:CN115344393A

    公开(公告)日:2022-11-15

    申请号:CN202211034432.5

    申请日:2022-08-26

    Abstract: 本申请公开了一种业务处理方法,应用于硬件加速器,包括:接收主机侧发送的业务数据;将所述业务数据写入至目标计算核对应的内存块,所述目标计算核为微核阵列中的一个或多个计算核;通过检测核采集所述内存块的写入信息,并将所述写入信息发送至所述目标计算核;通过所述目标计算核根据所述写入信息从所述内存块中读取所述业务数据,并对所述业务数据进行处理,获得处理结果。应用本申请所提供的技术方案,可以有效降低主机设备对CPU的占用,进而提高了系统整机性能。本申请还公开了一种业务处理装置、电子设备及计算机可读存储介质,同样具有上述技术效果。

    一种加速卡及其MAC地址生成方法、装置和存储介质

    公开(公告)号:CN112187966A

    公开(公告)日:2021-01-05

    申请号:CN202010980157.0

    申请日:2020-09-17

    Abstract: 本申请公开了一种加速卡及其MAC地址生成方法、装置和计算机可读存储介质,该方法包括:获取目标加速卡的ID编号;提取ID编号的低32位和高32位;将低32位与预设初始值进行CRC32处理以生成第一校验值;将第一校验值与高32位进行CRC32处理以生成第二校验值;将第二校验值与预设常值拼接生成目标加速卡的MAC地址。本申请通过对具有唯一性的ID编号进行拆分、CRC32等处理,可生成同样具有唯一性的MAC地址,保障了MAC地址的有效性,省却了地址冲突检验的流程,同时,本申请无需手动设计和输入,即可自动高效的完成,保障了MAC地址的生成效率,特别适用于大批量加速卡的应用场景。

    一种设备互联系统、方法、设备、介质及程序产品

    公开(公告)号:CN119052199A

    公开(公告)日:2024-11-29

    申请号:CN202411247080.0

    申请日:2024-09-06

    Abstract: 本申请公开了计算机技术领域内的一种设备互联系统、方法、设备、介质及程序产品。本申请将不同硬件资源设备,如内存设备、硬件加速设备或计算设备等,纳入不同资源池;并且,各资源池中的至少一个交换芯片的至少一个上游端口连接其他资源池中的至少一个交换芯片的上游端口,实现了不同资源池之间的互联;各资源池中的至少一个交换芯片的至少一个下游端口连接硬件资源设备,以尽可能少的端口数量实现了系统内设备的互联,下游设备无需两两相连,减少了连接线数量和布线布局复杂度,通信延迟能够相应降低,满足了低延迟要求业务的通信需求。

    一种图数据并行处理的方法、装置、设备及可读存储介质

    公开(公告)号:CN111177482B

    公开(公告)日:2022-04-22

    申请号:CN201911402930.9

    申请日:2019-12-30

    Abstract: 本申请公开了一种图数据并行处理的方法,包括:获取图数据;对图数据中的源地址进行筛选,得到独立源地址;根据独立源地址确定对应的目的地址,并对目的地址进行筛选,得到独立目的地址;根据独立源地址和独立目的地址获取对应的独立源数据和独立目的数据,并对独立源数据和独立目的数据进行并行处理,得到并行处理结果。本申请不需要多个处理单元同时处理,仅需一个处理单元即可完成对图数据的并行处理,极大的降低图数据并行处理过程中的缓存开销及通信开销。本申请同时还提供了一种图数据并行处理的装置、设备及可读存储介质,具有上述有益效果。

    一种RDMA网络的数据重传方法、装置及FPGA

    公开(公告)号:CN112261142A

    公开(公告)日:2021-01-22

    申请号:CN202011147327.3

    申请日:2020-10-23

    Abstract: 本发明公开了一种RDMA网络的数据重传方法、装置、FPGA及计算机可读存储介质,该方法包括:根据获取的数据传输命令,配置第一命令队列和第二命令队列;利用重传响应线程,在检测到目标重传命令时,生成重读中断;利用读响应线程传输当前命令对应的数据时,若检测到重读中断,则暂停发送当前命令对应的数据,并发送目标重传命令对应的数据;在目标重传命令对应的数据发送完成后,恢复发送当前命令对应的数据;本发明利用第一命令队列和第二命令队列的双命令队列设置,使RDMA响应端能够优先处理因以太网丢包造成的重传命令,从而保证了每个命令的实时响应性能,减少了丢失数据的重传耗时,降低了系统延时。

Patent Agency Ranking