公开(公告)号：CN109167589A

公开(公告)日：2019-01-08

申请号：CN201811080073.0

申请日：2018-09-17

Applicant: 河海大学常州校区

Inventor： 王海滨 ,  戴茜茜 ,  王杨圣 ,  刘智 ,  陆传荣 ,  孙洪文 ,  罗成名 ,  张杰

IPC: H03K3/013 ,  H03K3/3562

Abstract: 本发明公开了一种抗单粒子效应的触发器，维持了双互锁单元在各种工艺下原有的电路拓扑结构和晶体管尺寸，在版图上基于双互锁主从型触发器各节点的敏感性分析进行重新布局，将NMOS/PMOS存储信息相同的漏端进行节点分离，防止两位相同存储信息一同发生错误造成双互锁单元翻转，将信息存储不同的同PMOS/NMOS型晶体管共源极相邻放置，在粒子入射影响时利用双互锁设计本身的电路连接特性抑制单粒子翻转，使敏感节点上由单粒子效应导致的额外电荷的影响有所抵消，并且将主从锁存器的晶体管以锯齿状的形式放置，将同步打击局限在狭窄的入射角度内，限制了主从锁存器多位存储节点同时被打中的情况。

公开(公告)号：CN108711441A

公开(公告)日：2018-10-26

申请号：CN201810489576.7

申请日：2018-05-21

Applicant: 河海大学常州校区

Inventor： 王海滨 ,  王杨圣 ,  戴茜茜 ,  孙洪文 ,  华迪 ,  李磊 ,  戴卫力

IPC: G11C11/417 ,  G11C11/419

CPC classification number: G11C11/417 ,  G11C11/419

Abstract: 本发明公开了一种抗SEU加固的存储结构，存储节点D设置于所述第一支路上，存储节点A设置于第二支路上，存储节点B设置于第三支路上，存储节点C设置于所述第四支路上，第一支路通过所述存储节点D分别与第二支路和第四支路相连接，第二支路通过存储节点A分别与第一支路和第三支路相连接，第三支路通过存储节点B分别与第二支路和第四支路相连接，第四支路通过节存储点C分别与第一支路和第三支路相连接。本发明在Quatro设计的基础上增加了栅极接地的两个NMOS管，利用电阻分压原理降低了敏感节点A和B受单粒子效应的影响程度，增加抗SEU的性能，加上相应的外围电路，可以作为SRAM或者触发器使用。