公开(公告)号：CN111344866B

公开(公告)日：2023-06-16

申请号：CN201880058819.X

申请日：2018-09-13

Applicant: 株式会社电装

Inventor： 登尾正人 ,  石子雅康 ,  斋藤顺

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 第2导电型的保护环(21)形成在从形成于基板(1)之上的由第1导电型的半导体构成的第1导电型层(2、60)的表面离开了的位置。由此，由保护环(21)与第1导电型层(2、60)形成的PN结的边界部成为从层间绝缘膜(10)离开的状态。因此，即使在PN结部产生电场集中，也由于层间绝缘膜(10)不与PN结部接触，因此能够抑制对层间绝缘膜(10)施加的电场强度。

公开(公告)号：CN111344866A

公开(公告)日：2020-06-26

申请号：CN201880058819.X

申请日：2018-09-13

Applicant: 株式会社电装

Inventor： 登尾正人 ,  石子雅康 ,  斋藤顺

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 第2导电型的保护环(21)形成在从形成于基板(1)之上的由第1导电型的半导体构成的第1导电型层(2、60)的表面离开了的位置。由此，由保护环(21)与第1导电型层(2、60)形成的PN结的边界部成为从层间绝缘膜(10)离开的状态。因此，即使在PN结部产生电场集中，也由于层间绝缘膜(10)不与PN结部接触，因此能够抑制对层间绝缘膜(10)施加的电场强度。

公开(公告)号：CN111463277B

公开(公告)日：2023-12-19

申请号：CN202010050572.6

申请日：2020-01-17

Applicant: 株式会社电装

Inventor： 登尾正人 ,  斋藤顺 ,  渡边行彦

IPC: H01L29/78 ,  H01L29/423

Abstract: 一种半导体器件包括倒置型半导体元件，该倒置型半导体元件包括：半导体衬底(1)；形成于半导体衬底上的第一导电类型层(2)；形成于第一导电类型层上并包括线性形状部分的电场阻挡层(4)；形成于第一导电类型层上并具有线性形状部分的JFET(3)部分；形成于电场阻挡层和JFET部分上的电流分散层(5)；形成于电场阻挡层和JFET部分上的深层(7)；形成于电流分散层和深层上的基区(6)；形成于基区上的源区(8)；包括栅极沟槽(11)、栅极绝缘膜(12)和栅电极缘(14)；源电极(15)；以及形成于半导体衬底的背表面侧上的漏电极(16)。(13)并布置成条形形状的沟槽栅极结构；层间绝

公开(公告)号：CN113826213B

公开(公告)日：2023-12-08

申请号：CN202080036895.8

申请日：2020-05-22

Applicant: 株式会社电装

Inventor： 登尾正人 ,  加藤武宽 ,  山下侑佑

IPC: H01L29/78 ,  H01L21/04

Abstract: 通过用外延层构成源极区域(4)，减小基极区域(3)的厚度的不均，抑制阈值Vt的不均。此外，关于栅极沟槽(6)的侧面，在单元部(RC)的外侧，与单元部内的源极区域中的与基极区域相接的由外延层构成的部分相比，相对于衬底(1)的主表面的法线方向倾斜。由此，使得栅极绝缘膜单元部的外部也成为厚度较厚的厚膜部。(7)即使在单元部内成为厚度较薄的薄膜部，在

公开(公告)号：CN113826213A

公开(公告)日：2021-12-21

申请号：CN202080036895.8

申请日：2020-05-22

Applicant: 株式会社电装

Inventor： 登尾正人 ,  加藤武宽 ,  山下侑佑

IPC: H01L29/78 ,  H01L21/04

Abstract: 通过用外延层构成源极区域(4)，减小基极区域(3)的厚度的不均，抑制阈值Vt的不均。此外，关于栅极沟槽(6)的侧面，在单元部(RC)的外侧，与单元部内的源极区域中的与基极区域相接的由外延层构成的部分相比，相对于衬底(1)的主表面的法线方向倾斜。由此，使得栅极绝缘膜(7)即使在单元部内成为厚度较薄的薄膜部，在单元部的外部也成为厚度较厚的厚膜部。