公开(公告)号：CN118174706A

公开(公告)日：2024-06-11

申请号：CN202311075020.0

申请日：2023-08-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 足立建人 ,  坂野竜则

IPC: H03K17/567 ,  H03K17/04

Abstract: 提供能够防止半导体元件的误触发的半导体驱动装置和半导体模块。在第一半导体元件和第二半导体元件的各半导体元件中，在将第三栅极电极的阈值电压设为Vth3、将第三关断栅极电阻的电阻值设为RCGsoff、将第三栅极电极与集电极电极之间的电容的电压依赖特性中的最小值设为min(CCGsgc)、将开通时的电压的时间位移设为dv/d时，满足#imgabs0#

公开(公告)号：CN117594543A

公开(公告)日：2024-02-23

申请号：CN202310134256.0

申请日：2023-02-20

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 吉田训 ,  坂野竜则 ,  下条亮平

IPC: H01L23/48 ,  H01L23/535 ,  H01L25/07

Abstract: 提供半导体封装，其可获得稳定的特性。根据实施方式，半导体封装包含第一导电部件、第二导电部件、多个半导体装置、配线部件、第一连接部件和第二连接部件。配线部件包含第一配线层、第二配线层、第三配线层及绝缘区域。从第一配线层向第二配线层的方向以及从第一配线层向第三配线层的方向沿着第一方向。绝缘区域的至少一部分处于第一配线层与第三配线层之间以及第三配线层与第二配线层之间。第一连接部件设于配线部件的第一连接区域与半导体装置的第一控制电极之间。第二连接部件设于配线部件的第二连接区域与半导体装置的第二控制电极之间。

公开(公告)号：CN117457605A

公开(公告)日：2024-01-26

申请号：CN202310135311.8

申请日：2023-02-20

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井口智明 ,  雁木比吕 ,  小林勇介 ,  西胁达也 ,  马场祥太郎 ,  根本宏树 ,  坂野竜则

IPC: H01L23/48 ,  H01L23/535 ,  H01L25/18 ,  H01L25/07

Abstract: 提供半导体装置，能够提高特性。根据实施方式，半导体装置包含第一元件。第一元件包含第一～第三导电部件、第一半导体部件以及第三导电部件布线。第一导电部件包含第一导电部分与第二导电部分。第二导电部件包含第三导电部分与第四导电部分。从第一导电部分向第三导电部分的方向沿着第三方向。从第二导电部分向第四导电部分的方向沿着第一方向。第一半导体部件在第三方向上位于第一导电部分与第三导电部分之间，在第一方向上位于第二导电部分与第四导电部分之间。第三导电部件布线与第三导电部件电连接。第三导电部件布线的至少一部分通过第一半导体部件与第三导电部分之间的第一位置以及第一半导体部件与第一导电部分之间的第二位置中的某一个。

公开(公告)号：CN112786696B

公开(公告)日：2023-06-27

申请号：CN202010951158.2

申请日：2020-09-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 下条亮平 ,  坂野竜则

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06

Abstract: 提供能改善二极管特性的半导体装置，其具备半导体部的第1面上的第1电极、与第1面相反一侧的第2面上的第2电极以及位于第1面侧的沟槽中的第1控制电极、第2控制电极。半导体部包括第1导电类型第1层、第2导电类型第2层、第2导电类型第3层、第1导电类型第4层、第2导电类型第5层以及第1导电类型第6层。第2层选择性地设置于第1层与第1电极之间，与第1控制电极相向。第3层包含浓度比第1层的第2导电类型杂质高的第2导电类型杂质，与第2控制电极相向。第4层选择性地设置于第2层与第1电极之间。第5层以及第6层选择性地设置于第1层与第2电极之间。第1电极电连接于第2层以及第3层，第2电极电连接于第4层以及第5层。

公开(公告)号：CN113782597A

公开(公告)日：2021-12-10

申请号：CN202110032976.7

申请日：2021-01-12

Applicant: 株式会社东芝

Inventor： 加藤贵大 ,  坂野竜则

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/417 ,  H01L29/06

Abstract: 提供能够进行稳定的动作的半导体装置。根据实施方式，半导体装置包括第1、第2导电部件、第1、第2电极、第1～第4半导体区域以及第1绝缘部件。第1绝缘部件的一部分的厚度比第1绝缘部件的另外一部分的厚度厚。在第2导电部件成为截止状态之前，第1导电部件成为截止状态。

公开(公告)号：CN112786697A

公开(公告)日：2021-05-11

申请号：CN202010951160.X

申请日：2020-09-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 下条亮平 ,  坂野竜则

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06

Abstract: 提供半导体装置的控制方法，能够降低导通损耗与开关损耗。半导体装置具备半导体部的第1面上的第1电极、第2面上的第2电极和设置于半导体部与第1电极之间的控制电极。半导体部包括第1层、第2层、第3层、第4层以及第5层。第2层位于第1层与第1电极之间，第3层选择性地设置于第2层与第1电极之间。第4以及第5层选择性地设置于第1层与第2电极之间。在半导体装置的控制方法中，在第1层与第2层之间的pn结正偏置而接下来逆偏置之前的第1期间，对控制电极施加第1电压，在第1期间后的第2期间，施加比第1电压高的第2电压，在第2期间后至pn结逆偏置的第3期间施加比第1电压高、比第2电压低的第3电压。

公开(公告)号：CN118432415A

公开(公告)日：2024-08-02

申请号：CN202311071410.0

申请日：2023-08-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 足立建人 ,  坂野竜则

IPC: H02M1/088 ,  H02M1/38 ,  H01L29/739

Abstract: 本发明提供半导体模块。提供能够降低导通损耗和开关损耗并且防止误点弧的半导体模块。在从向驱动装置输入使第1半导体元件的第1栅极电极以及第2栅极电极断开的脉冲信号至第2半导体元件的第1栅极电极、第2栅极电极、以及第3栅极电极中的任意栅极电极达到导通电压的期间，第1半导体元件的第3栅极电极的电压从阈值电压以下的第1断开电压迁移到比所述第1断开电压低的第2断开电压，在从向驱动装置输入使第2半导体元件的第1栅极电极以及第2栅极电极断开的脉冲信号至第1半导体元件的第1栅极电极、第2栅极电极、以及第3栅极电极中的任意栅极电极达到导通电压的期间，第2半导体元件的第3栅极电极的电压从阈值电压以下的第3断开电压迁移到比第3断开电压低的第4断开电压。

公开(公告)号：CN113345958B

公开(公告)日：2024-06-25

申请号：CN202010951181.1

申请日：2020-09-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 坂野竜则 ,  下条亮平

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明提供半导体装置的控制方法，能够降低接通时损耗。半导体装置具备第1电极与第2电极间的半导体部及设置于半导体部与第1电极间的第1～第3控制电极。半导体部包括第1导电类型的第1层、第2导电类型的第2层、第1导电类型的第3层及第2导电类型的第4层。第2层设置于第1层与第1电极间，第3层设置于第2层与第1电极间，第4层设置于第1层与第2电极间。对第1～第3控制电极在第1～第3时间点分别施加比阈值电压高的第1～第3电压。在第1～第3时间点后的第4时间点将第3电压降低到比阈值电压低的电平，在第4时间点后的第5时间点将第2电压降低到比阈值电压低的电平，在第5时间点后的第6时间点将第1电压降低到比阈值电压低的电平。

公开(公告)号：CN112713187B

公开(公告)日：2024-02-20

申请号：CN202010951394.4

申请日：2020-09-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 坂野竜则 ,  下条亮平

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明提供半导体装置，其能够降低导通时的导通损耗及关断时的开关损耗。半导体装置具备：半导体部上的第1电极；与第1电极相反的一侧的第2电极；第1～第3控制电极，设置于半导体部与第1电极之间；及第1及第2控制端子，与第1及第2控制电极分别电连接。第1～第3控制电极分别位于在半导体部的第1面侧设置的沟槽中，第3控制电极位于第1及第2控制电极之间。半导体部包括第1导电类型的第1层、第2导电类型的第2层、第1导电类型的第3层及第2导电类型的第4层。第2层位于第1层与第1电极之间，第3层选择性地设置于第2层与第1电极之间。第4层设置于第1层与第2电极之间。第1电极与第2层及第3层电连接。

公开(公告)号：CN111416607B

公开(公告)日：2023-06-27

申请号：CN201911178018.X

申请日：2019-11-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 坂野竜则 ,  高尾和人

IPC: H03K17/567

Abstract: 提供能够抑制损耗的控制电路、半导体装置以及电路装置。根据实施方式，控制电路与包括第1元件的元件部连接，该第1元件包括第1栅极、第1集电极以及第1发射极。所述控制电路实施第1动作以及第2动作。在所述第1动作的至少一部分中，所述控制电路使第1电流从所述第1集电极向所述第1发射极流动。在所述第2动作的至少一部分中，所述控制电路使第2电流从所述第1发射极向所述第1集电极流动。所述第1动作中的所述第1元件的开关的第1时间常数与所述第2动作中的所述第1元件的开关的第2时间常数不同。