-
公开(公告)号：CN116627808A
公开(公告)日：2023-08-22
申请号：CN202310560466.6
申请日：2023-05-18
Applicant: 大连理工大学
IPC: G06F11/36 , G06V10/74 , G06V10/774 , G06N3/092
Abstract: 本发明公开了一种基于强化学习自适应蜕变测试的图像识别与分类模型测试方法，包括：获取图像识别与分类模型的类型，建立相应的模型调用接口；根据源测试用例，通过蜕变关系变换自动生成衍生测试用例；测试所述图像识别与分类模型是否能够正确的分类或者识别衍生测试用例；使用上下文赌博机算法对测试结果进行强化学习，寻找能够使得模型错误率变高的蜕变关系、源测试用例、衍生测试用例；依据强化学习结果对模型测试结果进行评价，给出当前蜕变关系中对模型错误率变高程度的蜕变关系的排序，以及正确率随经过蜕变关系变换后干扰程度提高的变化影响。本方法能更加快速的获得对模型识别或分类正确率影响大的蜕变关系，加速人工智能软件测试过程。
-
公开(公告)号：CN113783721B
公开(公告)日：2022-06-21
申请号：CN202110961434.8
申请日：2021-08-20
Applicant: 大连理工大学
Abstract: 本发明公开了面向工业控制网络协议的可信性建模与验证方法，包括：步骤1：获取工控网络协议的详细描述；步骤2：按照表格状态机的方法构建出协议的表格化模型；步骤3：检查所述表格化模型的基本错误与异常；步骤4：提取所述事件、协议状态与变量属性，生成可验证属性表；步骤5：将所述协议需要满足的可信性属性使用线性时态逻辑LTL描述，得到属性验证公式；步骤6：对属性验证公式进行语法检查，确定所述属性验证公式是否正确；步骤7：用所述属性验证公式对所述表格化模型进行验证，若模型中存在不符合属性验证公式的情况，则将该情况作为反例路径输出，所述反例路径逐步反馈在表格状态机中，通过分析反例路径，全面发现协议设计缺陷。
-
公开(公告)号：CN114548009A
公开(公告)日：2022-05-27
申请号：CN202210185293.X
申请日：2022-02-28
Applicant: 大连理工大学
IPC: G06F30/343
Abstract: 本发明公开了一种针对集成电路设计的建模验证及代码生成方法，包括：将需求设计文档中的功能划分为不同的VerilogHDL语句模块，所述VerilogHDL语句模块包括顶层模块和底层模块；根据所述顶层模块和底层模块的内部功能以及端口，将顶层模块代码、底层模块代码、顶层模块端口号以及底层模块端口号分别填入对应的模块表内；验证所述模块表内代码是否符合可综合模型原则；验证所述模块表内代码的语法结构和逻辑结构；填入所述模块表内代码所需实现功能，对所述可综合模型原则进行功能验证；对符合可综合模型原则、语法结构、逻辑结构、功能验证的代码转换为可使用的VerilogHDL代码。本发明保证了代码实现阶段符合可综合模型原则，减少代码实现错误及功能逻辑错误。
-
公开(公告)号：CN118821671A
公开(公告)日：2024-10-22
申请号：CN202410801202.X
申请日：2024-06-20
Applicant: 大连理工大学
Abstract: 本发明公开了一种基于逻辑结构图聚类的数字电路模块划分方法及系统，包括：依据比特流文件反编译出FPGA底层实现在可编程逻辑块上的电路详细配置，形成对应的Verilog HDL语言文件；分析所述Verilog HDL语言文件，确定每个可编程逻辑块的类型、初始化参数、输入接口、输出接口信息，记录汇总为配置信息表；根据配置信息表中的信息生成图模型中的节点；通过节点属性构建出图模型；遍历所述图模型，使用基于布尔敏感度的逻辑结构图聚类方法识别图模型中模块划分的核心节点，并以该核心节点为基础，得到邻接节点是否具有逻辑相关性，将具有逻辑相关性的节点作为当前核心节点的从属节点，形成电路的模块划分。本发明可以有效提高划分的效率和准确性。
-
公开(公告)号：CN114884827B
公开(公告)日：2023-09-29
申请号：CN202210366228.7
申请日：2022-04-08
Applicant: 大连理工大学
Abstract: 本发明公开了一种面向工业控制网络协议的模型构建和代码生成方法，包括：步骤1：获取至少一种工控网络协议的通信规范，对所述工控网络协议进行刨析；步骤2：刨析后根据所述工控网络协议的通信规范生成模型；步骤3：检测所述模型是否存在错误，若存在错误则更正所述模型；步骤4：对正确的模型进行变迁模拟，检测其工作流程是否与所述工控网络协议的通信流程一致；若不一致则重复步骤2和步骤3的过程；步骤5：根据所述模型生成协议代码。本发明可以从模型构建的角度对工控网络协议进行建模，对协议进行静态和动态的实时分析、实时改进，易于发现协议的漏洞；此方法可以由模型生成代码，不需开发者手动编写代码，减轻开发者的工作。
-
Patent Agency Ranking
公开(公告)号：CN114884827A
公开(公告)日：2022-08-09
申请号：CN202210366228.7
申请日：2022-04-08
Applicant: 大连理工大学
Abstract: 本发明公开了一种面向工业控制网络协议的模型构建和代码生成方法，包括：步骤1：获取至少一种工控网络协议的通信规范，对所述工控网络协议进行刨析；步骤2：刨析后根据所述工控网络协议的通信规范生成模型；步骤3：检测所述模型是否存在错误，若存在错误则更正所述模型；步骤4：对正确的模型进行变迁模拟，检测其工作流程是否与所述工控网络协议的通信流程一致；若不一致则重复步骤2和步骤3的过程；步骤5：根据所述模型生成协议代码。本发明可以从模型构建的角度对工控网络协议进行建模，对协议进行静态和动态的实时分析、实时改进，易于发现协议的漏洞；此方法可以由模型生成代码，不需开发者手动编写代码，减轻开发者的工作。
-
公开(公告)号：CN110941932A
公开(公告)日：2020-03-31
申请号：CN201911200553.0
申请日：2019-11-29
Applicant: 大连理工大学
IPC: G06F30/33
Abstract: 本发明公开了一种面向硬件逻辑设计的需求建模与验证方法，包括步骤1：获取需求分析阶段划分的功能模块，并将所述功能模块代码填入对应样式的表格中；步骤2：分析填充的、以多样式描述不同功能Verilog HDL语句的表格，记录同模块间表格的嵌套关系和不同模块间端口的实例化关系；步骤3：对代码进行语法和逻辑审查；步骤4：由模块代码生成保存时序运行逻辑的文档；步骤5：在不同的时钟沿调用时序运行逻辑的文档，使用表格显示对不同时钟沿时刻代码所处的逻辑分支的具体位置；步骤6：对验证逻辑正确后的所述代码进行整合操作，生成表格填充对应的Verilog HDL代码框架。该方法能以简单的填充表格方式，自动对逻辑进行验证，达到事前验证的效果。
-
公开(公告)号：CN106044109B
公开(公告)日：2018-08-03
申请号：CN201610570517.3
申请日：2016-07-18
Applicant: 大连理工大学
IPC: B65G43/02
Abstract: 本发明公开了种输送带防撕裂监测系统,包括单片机、存储单元、电流电压转换单元、继电器、电机供电单元和电机,单片机分别与存储单元、电流电压转换单元和继电器信号连接,电流电压转换单元与电机供电单元电连接,继电器与电机信号连接,电机与输送带动力连接。本发明的有益效果为:不需要对原输送带进行较多物理硬件的改动,成本投入较低;通过监测电机供电单元电流波动情况来预防输送带纵向撕裂并能及时控制电机停止工作以防止输送带纵向撕裂。
-
公开(公告)号：CN114548009B
公开(公告)日：2025-05-02
申请号：CN202210185293.X
申请日：2022-02-28
Applicant: 大连理工大学
IPC: G06F30/343
Abstract: 本发明公开了一种针对集成电路设计的建模验证及代码生成方法，包括：将需求设计文档中的功能划分为不同的VerilogHDL语句模块，所述VerilogHDL语句模块包括顶层模块和底层模块；根据所述顶层模块和底层模块的内部功能以及端口，将顶层模块代码、底层模块代码、顶层模块端口号以及底层模块端口号分别填入对应的模块表内；验证所述模块表内代码是否符合可综合模型原则；验证所述模块表内代码的语法结构和逻辑结构；填入所述模块表内代码所需实现功能，对所述可综合模型原则进行功能验证；对符合可综合模型原则、语法结构、逻辑结构、功能验证的代码转换为可使用的VerilogHDL代码。本发明保证了代码实现阶段符合可综合模型原则，减少代码实现错误及功能逻辑错误。
-
公开(公告)号：CN119397553A
公开(公告)日：2025-02-07
申请号：CN202411541012.5
申请日：2024-10-31
Applicant: 大连理工大学
IPC: G06F21/57 , G06F21/56 , G06F18/2337
Abstract: 本发明属于通用软件模糊测试领域，公开了一种基于高效字节探索的动态聚类模糊测试方法和系统。该方法通过使用基于密度的空间聚类算法对模糊测试种子字节进行聚类分析，识别关键字节位置并记录其有效变异次数。接着，依据聚类结果及其有效变异次数对字节分配相应的权重，并结合路径覆盖率和路径新颖性信息动态调整能量分配策略，提升对新路径的探索效率。对变异高权重字节以生成新路径的有效种子，锁定其关键字节位置，并对其他位置进行归一化处理，继续进行变异操作。上述步骤的重复执行不断优化测试策略，有效提高了模糊测试的效率和漏洞发现能力。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.027 seconds)
