-
公开(公告)号：CN104410403B
公开(公告)日：2017-10-03
申请号：CN201410741630.4
申请日：2014-12-09
Applicant: 复旦大学
IPC: H03K19/0175
Abstract: 本发明属于集成电路技术领域，具体为一种亚阈值电平转换器。其结构包括一个输入反相器，一个电平转换电路，一个输出反相器。其中输入反相器用于产生两个互补的差分输入信号；电平转换电路用于实现输入信号从低电压到高电压的电平转换，输出反相器用于产生全摆幅的高压输出信号。本发明结构简单，能够有效的实现一个信号从亚阈值电压到高电压的电平转换。
-
公开(公告)号：CN104409095B
公开(公告)日：2017-07-28
申请号：CN201410742898.X
申请日：2014-12-09
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器技术领域，具体为一种具有位交叉功能的8管存储子阵列结构。其单元结构包括一个由传统的单端8管存储单元组成的mx1子阵列、一对分别受全局列选位线WBL及其互补位线WBLB控制的PMOS电源共享管和一对分别受全局列选位线WBL及其互补位线WBLB控制的NMOS放电共享管。本发明还包括由n列的mx1子阵列组成的 8管存阵列，当阵列中某一个存储单元进行写操作时，其所在列的其中一条列选位线跳变为高电平，则由这条列选位线控制的PMOS电源共享管关断，而控制的NMOS放电共享管打开，数据通过局部位线和放电共享管形成的对地通路将数据写入8管存储单元。本发明既支持位交叉功能，又能消除半选择破坏。
-
公开(公告)号：CN103915108A
公开(公告)日：2014-07-09
申请号：CN201410077924.1
申请日：2014-03-05
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种多端口寄存器堆存储单元。本发明的存储单元由8个NMOS管和2个PMOS管构成，其中，4个NMOS管和2个PMOS管构成耦合反相器，用于存储数据，另外4个NMOS管为读写晶体管，其布局布线方式为：对应于所述寄存器堆存储单元的具有N阱，多晶硅层，有源区层，CT和M1的版图；该寄存器堆单元具有上下对称和左右对称的结构；耦合反相器的6个晶体管采用2条多晶硅栅，极大地减小了由于制造偏差引起的晶体管的不对称，增加了噪声容限；两个PMOS管共用漏端有源区，四个NMOS管和四个写晶体管共用源端有源区，减小了通孔数目，极大地缩小了单元的面积。
-
公开(公告)号：CN102136297A
公开(公告)日：2011-07-27
申请号：CN201110083525.2
申请日：2011-04-02
Applicant: 复旦大学
IPC: G11C19/28
Abstract: 本发明属于集成电路存储单元设计技术领域，具体为一种用于寄存器文件的可控制位线摆幅的存储单元。该存储单元包括：耦合在电源和地之间的交叉耦合的2个反相器，以及2个写晶体管，2个读晶体管，2个读隔离管，2个模式控制晶体管。当mod信号为电源电压时，伪地线电压接近电源地，当mod信号为电源地时，伪地线电压为某一中间点电压。本发明能够限制读位线的摆幅，降低寄存器文件的功耗；在某些特殊情况下，需要位线全摆幅以适应要求，本发明提供的控制单元，可以方便的实现位线的全摆幅与低摆幅之间的转换。
-
公开(公告)号：CN114759911A
公开(公告)日：2022-07-15
申请号：CN202210267490.6
申请日：2022-03-17
Applicant: 复旦大学
IPC: H03K19/003 , H03K19/173 , H03K19/20
Abstract: 本发明属于半导体技术领域，具体为一种低回踢噪声的可综合动态电压比较器。本发明的可综合动态电压比较器包括时钟延迟模块、输入比较级和输出锁存级电路。动态电压比较器工作于两个相位：复位相位和比较相位。其中，复位相位同时采样输入电压和锁存比较结果，比较相位放大两输入电压差到逻辑1和逻辑0电位。本发明动态电压比较器由数字标准单元构成，兼容自动化流程设计，缩短电路设计时间，便于工艺迁移。
-
Patent Agency Ranking
公开(公告)号：CN114172390A
公开(公告)日：2022-03-11
申请号：CN202111391938.7
申请日：2021-11-23
Applicant: 复旦大学
Abstract: 本发明涉及一种无电感完全集成的电容翻转整流电路，包括可变电容阵列(101)、整流器(102)、相位发生和整合电路(103)、开关驱动电路(104)，所述的可变电容阵列(101)通过开关实现电容大小可变，用于完成压电能量采集器的正负电压翻转过程，所述的正负电压翻转过程划分为放电周期、短周期和充电周期，分别表示压电能量采集器的寄生电容给可变电容阵列(101)充电、压电能量采集器的寄生电容对地放电和可变电容阵列(101)对压电能量采集器的寄生电容充电。与现有技术相比，本发明实现了无外部电感的全集成结构，并且实现高提取能力。
-
公开(公告)号：CN112838857A
公开(公告)日：2021-05-25
申请号：CN202110106552.0
申请日：2021-01-27
Applicant: 复旦大学
IPC: H03K19/20
Abstract: 本发明属于半导体和集成电路技术领域，具体为一种应用于组合逻辑电路的软错误加固方法。本发明包括4个过程：读取，标记，分组和加固；读取过程提取电路的组成元素和元素间的连接关系；标记过程对待加固逻辑门进行分类标记，待加固逻辑门的数量和位置可以根据设计要求任意地选取；分组过程通过求解待加固逻辑门构成的有向图的所有最大连通子图的方法获得具体的分组方案；加固过程对原电路进行分组三模冗余加固并输出加固后电路。本发明的优点：一方面是基于三模冗余对组合电路进行加固，能提供较高的可靠性保障；另一方面，能提供灵活且高效的加固方案，相较于传统三模冗余加固方案，能适应更加多样化的电路设计要求。
-
公开(公告)号：CN107291066B
公开(公告)日：2020-05-12
申请号：CN201710444734.2
申请日：2017-06-13
Applicant: 复旦大学
IPC: G01R31/317 , G01R31/3183
Abstract: 本发明属于集成电路的数字校准技术领域，具体为一种移位型数字校准系统。本发明提供的移位型数字校准系统，包括校准码发生器、检测控制器、调节单元阵列和待校准电路，其中的校准码发生器由最低位输入输出耦合相连的一对双向移位寄存器组成，实现了具有自动切换功能的可逆校准。本发明有效地缩短了数字校准系统的再次校准时间，提高了再次校准的效率。
-
公开(公告)号：CN109286378A
公开(公告)日：2019-01-29
申请号：CN201811118121.0
申请日：2018-09-26
Applicant: 复旦大学
Abstract: 本发明属于半导体和集成电路技术领域，具体为一种具有自适应失调调节功能的斩波电路。本发明斩波电路由输入端调制模块、运算放大器、输出端解调模块、失调检测模块和延迟控制模块电路连接构成；控制斩波的时钟在调制模块以及解调模块之间有一个延迟，这个延迟能有效的减小斩波电路自己产生的等效本征失调，而延迟电路产生的延迟的大小则通过一个检测噪声的模块来控制，从而达到自适应减小噪声的目的。
-
公开(公告)号：CN109150140A
公开(公告)日：2019-01-04
申请号：CN201810756437.6
申请日：2018-07-11
Applicant: 复旦大学
IPC: H03K5/133
Abstract: 本发明属于集成电路的延时器技术领域，具体为一种差值型相对延时调节器。本发明提供的差值型相对延时调节器，包括第一延时调节通道和第二延时调节通道；两个通道结构相同，均由输入相位控制器、传输延时调节器和输出相位控制器依次级联而成；在相同的延时调节码和逻辑值相反的一对相位控制位的控制下，这两个通道将相同的输入待延时信号经过各自的延时处理后产生一对输出延时信号。延时调节码对这两个输出延时信号跳变沿之间相对延时调节粒度的大小等于其对通道之中的传输延时调节器上升沿和下降沿的传输延时调节粒度之差的绝对值。本发明减小了相对延时的调节粒度，提高了相对延时的调节精度。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.023 seconds)
