公开(公告)号：CN104008084B

公开(公告)日：2017-01-18

申请号：CN201410237881.9

申请日：2014-06-02

Applicant: 复旦大学

Inventor： 虞志益 ,  林杰 ,  朱世凯 ,  俞剑明 ,  周炜 ,  周力君

IPC: G06F15/17 ,  G06F15/80

Abstract: 本发明属于多核处理器技术领域，具体为一种可拓展的2.5D多核处理器架构。本发明由两维网格结构的片上网络互连的多核处理器芯片，通过SerDes接口提供的高速数据传输通道和拓展的芯片通信。纵向上，处理器通过片外存储接口和片外存储器进行单字读写和直接数据访存操作；横向上，处理器通过片外加速接口和片外加速器进行控制和数据交互；通过软件配置片间接口处的数据选择器，本发明还支持纵向和横向的多核芯片拓展。上述不同的互连芯片通过2.5D工艺键合在同一块衬底并集成在一个封装内部。本发明灵活地支持传统2D多核处理器的存储空间的拓展、多种加速器的耦合以及核运算资源的拓展，提高芯片级IP的可复用性和系统级设计的可重构性，缩短大芯片设计周期，降低制造成本。

公开(公告)号：CN105183662A

公开(公告)日：2015-12-23

申请号：CN201510457104.X

申请日：2015-07-30

Applicant: 复旦大学

Inventor： 荆明娥 ,  周力君 ,  田书东 ,  谢志成 ,  尹颖颖 ,  王洁琳 ,  杨建伟

IPC: G06F12/08

CPC classification number: Y02D10/13

Abstract: 本发明属于处理器技术领域，具体为一种无cache一致性协议的分布式共享片上存储架构。本发明基于簇状结构，将cache只映射本地的主存空间，处理器通过访问其它核的cache来完成对簇内其它共享主存块的读写，这样，由于不同核cache之间不再映射重叠的主存地址空间，因而取消了所谓多核处理器的cache一致性问题；本地核L1存储器一分为二：非缓存的存储器+ cache，降低cache缺失率，避免了相应的复杂逻辑电路以及功耗开销。而且支持直接存储访问操作：在流应用中支持DMA直接对主存进行簇间大块数据搬移，适用于规模的拓展性。