公开(公告)号：CN117076322A

公开(公告)日：2023-11-17

申请号：CN202311107338.2

申请日：2023-08-30

申请人： 合芯科技(苏州)有限公司 ,  合芯科技有限公司

发明人： 徐黎 ,  周文龙 ,  吴佳欢 ,  徐越

IPC分类号： G06F11/36 ,  G06F18/2135 ,  G06F18/25 ,  G06F18/24

摘要： 本发明公开了一种研发技术服务供应商异常工作模式检测方法及系统，包括：对待检测的研发技术服务供应商的操作平台、研发系统和沟通软件进行实时信息采集，得到研发技术服务供应商的多维度工作信息；对研发技术服务供应商的多维度工作信息进行特征提取，得到若干个第一特征数据，并根据每两个第一特征数据之间的离散度，对第一特征数据进行聚合，得到用于对研发技术服务供应商进行异常工作模式检测的多个第二特征数据；在检测到研发技术服务供应商处于异常工作模式时发出报警信号。本发明通过降低用于进行异常工作模式检测的多个第二特征数据之间的关联性，简化第二特征数据的分类统计流程，进而提升异常工作模式的检测精度。

公开(公告)号：CN116661794A

公开(公告)日：2023-08-29

申请号：CN202310440474.7

申请日：2023-04-21

申请人： 合芯科技有限公司

发明人： 苟鹏飞 ,  施葹 ,  刘扬帆 ,  陆泳 ,  徐越

IPC分类号： G06F8/41 ,  G06F8/73 ,  G06F40/279 ,  G06F40/169 ,  G06F40/30

摘要： 本申请属于软件处理技术领域，公开了一种硬件描述语言语义转换方法及装置，该方法包括：获取第一程序文件，并对其中的第一程序进行逐行识别；将识别到的第一程序转换为第二程序；当第一程序为VHDL程序时，第二程序为systemverilog程序；当第一程序为systemverilog程序时，第二程序为VHDL程序；基于转换得到的第二程序生成第二程序文件。本申请可以实现从VHDL程序到systemverilog程序的快速转换，无需人工手动翻译，避免了人工重复输入的操作，节省人力与时间，减少了数字逻辑后续的验证、综合实现的风险，提高了VHDL程序与systemverilog程序之间转换的效率和正确率。

公开(公告)号：CN116627857B

公开(公告)日：2023-11-24

申请号：CN202310602633.9

申请日：2023-05-25

申请人： 合芯科技有限公司 ,  合芯科技(苏州)有限公司

发明人： 施葹 ,  苟鹏飞 ,  刘扬帆 ,  王贺 ,  徐越 ,  陆泳

IPC分类号： G06F12/0877 ,  G06F12/0893 ,  G06F13/20

摘要： 本申请属于处理器技术领域，公开了一种处理器核外缓存模型及模拟方法，该模型包括：请求接口模块，用于将读取请求和写入请求分别转换为读取事件和写入事件以及根据模式配置信息修改请求接口时序；数据缓存模块，用于将读取数据发送给读取处理模块以及根据模式配置信息修改数据缓存模块的容量；读取处理模块，用于基于模式配置信息和命中检测模块的读取命中结果获取读取数据；写入处理模块，用于基于模式配置信息和写入命中结果，根据写入事件或写入数据更新数据缓存模块；总线请求处理模块，用于获取读取数据和写入数据和根据模式配置信息修改总线接口时序。本申请可通用于多种

公开(公告)号：CN116661794B

公开(公告)日：2024-04-05

申请号：CN202310440474.7

申请日：2023-04-21

申请人： 合芯科技有限公司

发明人： 苟鹏飞 ,  施葹 ,  刘扬帆 ,  陆泳 ,  徐越

IPC分类号： G06F8/41 ,  G06F8/73 ,  G06F40/279 ,  G06F40/169 ,  G06F40/30

摘要： 本申请属于软件处理技术领域，公开了一种硬件描述语言语义转换方法及装置，该方法包括：获取第一程序文件，并对其中的第一程序进行逐行识别；将识别到的第一程序转换为第二程序；当第一程序为VHDL程序时，第二程序为systemverilog程序；当第一程序为systemverilog程序时，第二程序为VHDL程序；基于转换得到的第二程序生成第二程序文件。本申请可以实现从VHDL程序到systemverilog程序的快速转换，无需人工手动翻译，避免了人工重复输入的操作，节省人力与时间，减少了数字逻辑后续的验证、综合实现的风险，提高了VHDL程序与systemverilog程序之间转换的效率和正确率。

公开(公告)号：CN116627857A

公开(公告)日：2023-08-22

申请号：CN202310602633.9

申请日：2023-05-25

申请人： 合芯科技有限公司 ,  合芯科技(苏州)有限公司

发明人： 施葹 ,  苟鹏飞 ,  刘扬帆 ,  王贺 ,  徐越 ,  陆泳

IPC分类号： G06F12/0877 ,  G06F12/0893 ,  G06F13/20

摘要： 本申请属于处理器技术领域，公开了一种处理器核外缓存模型及模拟方法，该模型包括：请求接口模块，用于将读取请求和写入请求分别转换为读取事件和写入事件以及根据模式配置信息修改请求接口时序；数据缓存模块，用于将读取数据发送给读取处理模块以及根据模式配置信息修改数据缓存模块的容量；读取处理模块，用于基于模式配置信息和命中检测模块的读取命中结果获取读取数据；写入处理模块，用于基于模式配置信息和写入命中结果，根据写入事件或写入数据更新数据缓存模块；总线请求处理模块，用于获取读取数据和写入数据和根据模式配置信息修改总线接口时序。本申请可通用于多种缓存的应用场景，减少对多个缓存模型的维护和移植难度。