本申请属于处理器技术领域，公开了一种处理器核外缓存模型及模拟方法，该模型包括：请求接口模块，用于将读取请求和写入请求分别转换为读取事件和写入事件以及根据模式配置信息修改请求接口时序；数据缓存模块，用于将读取数据发送给读取处理模块以及根据模式配置信息修改数据缓存模块的容量；读取处理模块，用于基于模式配置信息和命中检测模块的读取命中结果获取读取数据；写入处理模块，用于基于模式配置信息和写入命中结果，根据写入事件或写入数据更新数据缓存模块；总线请求处理模块，用于获取读取数据和写入数据和根据模式配置信息修改总线接口时序。本申请可通用于多种缓存的应用场景，减少对多个缓存模型的维护和移植难度。