公开(公告)号：CN116015042A

公开(公告)日：2023-04-25

申请号：CN202211683399.9

申请日：2022-12-27

Applicant: 北京无线电测量研究所

Inventor： 符阳 ,  陈鹏伟 ,  高一格 ,  文豪

IPC: H02M1/38 ,  H02M1/32

Abstract: 本发明实施例公开一种死区时间的控制电路及方法。在一具体实施方式中，该电路包括反馈电路，用于根据调制信号为高电平时，产生第一使能信号和第二使能信号；其中，所述第一使能信号为低电平，用于控制下管关闭；浮动地电路，用于根据第二使能信号为高电平时输出上管栅极控制信号；上管栅极电位检测电路，用于根据所述上管栅极控制信号为低电平时打开上管。该实施方式实现了在无任何人工设置干预的情况下，会自动调整泄放延迟时间，以确保上下管无对通，且泄放延迟尽可能小，从而防止较大的峰值电流将功率管和芯片烧毁，确保芯片性能的同时提高芯片的可靠性。

公开(公告)号：CN114124096A

公开(公告)日：2022-03-01

申请号：CN202111220373.6

申请日：2021-10-20

Applicant: 北京无线电测量研究所

Inventor： 王驰 ,  门涛 ,  高一格 ,  文豪

IPC: H03M1/66

Abstract: 本发明的一个实施例公开了一种数模转换芯片输出结构，包括：N个输出级电路；所述N个输出级电路的每个输出级电路包括输入差分晶体管差分对，输出阻抗提升晶体管差分对，负载晶体管差分对以及电流源，第一个输出级电路的输入差分晶体管差分对的第一栅极接收差分信号VINN，第二栅极接收差分信号VINP；第n+1个输出级电路的输入差分晶体管差分对的第一栅极与第n个输出级电路的输出阻抗提升晶体管差分对的第一源极相连接；第n+1个输出级电路的输入差分晶体管差分对的第二栅极与第n个输出级电路的输出阻抗提升晶体管差分对的第二源极相连接，其中1≤n≤N‑1。本发明的输出级的控制信号与输出信号在电压上一致，仅在驱动能力上有所不同。

公开(公告)号：CN116505934B

公开(公告)日：2024-02-02

申请号：CN202310587468.4

申请日：2023-05-24

Applicant: 北京无线电测量研究所

Inventor： 符阳 ,  陈鹏伟 ,  高一格 ,  文豪

IPC: H03K19/0185

Abstract: 本发明公开了一种正反相输入级电路，包括正相输入端口、反相输入端口、电源端口、接地端口、上下拉模块、正相通路模块、反相通路模块和输出端口，上下拉模块能够将无输入的正相输入端口上拉、将无输入的反相输入端口下拉，正相通路模块包括分别由第五晶体管、第九晶体管；第四晶体管、第十一晶体管；第六晶体管、第十晶体管构成的三个反相器；反相通路模块包括分别由第二晶体管、第八晶体管；第三晶体管、第十二晶体管；第六晶体管、第十晶体管构成的三个反相器。连接正相输入端口，输出端的波形将与正相输入端口同相，连接反相输入端口，输出端的波形将与反相输入端口反相。本发明能够在同一芯片或芯片的同一通道实现正相或反相的输出。