-
公开(公告)号：CN101739382B
公开(公告)日：2012-06-13
申请号：CN200910001681.2
申请日：2009-01-08
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种基于可重构部件的集成电路，包括至少一个可重构控制部件和至少一个可重构处理部件，所述可重构处理部件与所述可重构控制部件互连，所述可重构控制部件向可重构处理部件发出配置信息，所述可重构处理部件根据该配置信息执行处理任务。本发明还公开了一种基于可重构部件集成电路的设计方法。本发明通过包含可重构控制部件和可重构处理部件，能进行较大粒度的数据流处理，从而实现诸如数字媒体和通信基带的处理算法功能；其可重构控制部件和可重构处理部件的可连接性易于连接构成DSP等更大的处理部件。
-
公开(公告)号：CN101739383B
公开(公告)日：2012-04-25
申请号：CN200910001682.7
申请日：2009-01-08
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种可配置处理器体系结构，包括互连的可配置控制部件和可配置部件，所述可配置控制部件用于执行指令向可配置部件发出配置信息，所述可配置部件用于根据该配置信息执行处理任务。本发明还公开了一种可配置处理器的控制方法，包括以下步骤：可配置控制部件向可配置部件发送配置信息，可配置部件依据所述配置信息执行相应操作。本发明将数据处理操作的复杂性移入各个可配置部件，可配置控制部件非常简单，不需要设计复杂的指令流水线、不需要加多级快速指令缓存去提升处理器的性能；其配置指令通过长指令实现，可以简化因可配置部件数目变化而带来的配置复杂性。
-
公开(公告)号：CN102185760A
公开(公告)日：2011-09-14
申请号：CN201110091144.9
申请日：2011-04-12
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种单芯片异步通信接口。本发明的单芯片异步通信接口包括时用于提供时钟信号的时钟模块；用于同外部网络进行异步握手通信，并产生控制信号控制数据的输入，以及经过处理后的数据的输出，同时控制时钟模块的启停的输入输出控制器；以及用于根据输入输出控制器的控制信号对输入的数据流进行分发，处理和同步，并将处理后的数据输出至外部网络的同步块。本发明的单芯片异步通信接口通过同步块在时钟的驱动下，根据输入输出控制器的控制信号完成对输入的外部网络数据的同步和处理，并将处理后的数据输出至外部网络，从而满足了异步通信网络之间的数据同步和传输，进而实现网络中不同IP核之间的互连。
-
公开(公告)号：CN102054107A
公开(公告)日：2011-05-11
申请号：CN201010619832.3
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对该数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的算子时空图生成方法及装置通过根据数据控制流中数据流的数据相关性将其展开，并调用算子将数据控制流图转换为算子时空图，根据本方法得到的电路，不仅版图规整性加强，并且能够实现低功耗的优化设计。
-
公开(公告)号：CN101848392A
公开(公告)日：2010-09-29
申请号：CN201010172984.3
申请日：2010-05-07
Applicant: 北京大学深圳研究生院
Abstract: 本发明涉及一种视频编解码装置，包括整数变换和反变换的实现装置；所述整数变换和反变换的实现装置包括相互连接交换数据的组合运算单元和存储转置单元，以及控制所述组合运算单元和存储转置单元协调工作的控制器；所述组合运算单元包括相互连接交换数据的矩阵乘法单元和数据处理单元；所述矩阵乘法单元用于三种基本的对称矩阵的矩阵运算。本发明将整数变换和整数反变换中两类不同的(8×8)×(8×1)的矩阵运算裂解成统一的两个(2×2)×(2×1)的矩阵运算和一个(4×4)×(4×1)的矩阵运算，乘法运算减少了67.5％，加(减)法运算减少了50％，既可以实现整数变换，又可以实现整数反变换，节约了硬件资源，并且具有极大的通用性和可扩展性。
-
Patent Agency Ranking
公开(公告)号：CN101587469A
公开(公告)日：2009-11-25
申请号：CN200910107661.3
申请日：2009-06-03
Applicant: 北京大学深圳研究生院
IPC: G06F17/14
Abstract: 本发明公开了一种可变长度的快速傅立叶变换装置，包括至少一个固定基数的蝶形单元、可配置基数的蝶形单元、旋转单元和点数模式选择电路，点数模式选择电路分别连接固定基数的蝶形单元和可配置基数的蝶形单元，用于根据设定的快速傅立叶变换的点数控制输入数据对固定基数的蝶形单元旁通或选通，以及控制可配置基数的蝶形单元的基数配置。本发明基于单径延时反馈结构可以实现2 n 点可变长度，而且每个蝶形单元的结构都比较简单，电路面积较小、速度快，功耗也较小。
-
-
公开(公告)号：CN102789418A
公开(公告)日：2012-11-21
申请号：CN201210214968.5
申请日：2012-06-27
Applicant: 北京大学深圳研究生院
IPC: G06F11/36
Abstract: 本申请公开了一种处理器功能仿真模型生成装置，包括寄存器配置模块、指令集配置模块、输入处理单元生成模块、功能仿真单元生成模块、仿真结果配置模块、仿真结果输出单元生成模块和指令功能库。采用本申请提供的生成装置可自动生成满足仿真功能需要的功能仿真模型，避免了完全手工开发导致大量错误的可能性；同时，采用本申请的自动生成方法也大大节省了功能仿真模型的开发时间。
-
公开(公告)号：CN102045569B
公开(公告)日：2012-10-24
申请号：CN201010619784.8
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种用于视频编码器的整数变换装置，包括用于单步整数变换和整数反变换的变换功能块、用于单步量化和反量化的量化反量化功能块、用于存储的存储转置功能块、用于选择输入的多选功能块、用于选择输出的分发功能块、以及控制功能块。本发明有利于预测的匹配性和解码图像的准确性，还可提高硬件设计的效率。
-
公开(公告)号：CN102043886B
公开(公告)日：2012-10-24
申请号：CN201010619849.9
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流图时序约束方法及装置通过对数据控制流进行时序约束，使得根据该约束方法得到的电路具有规整性，并且该方法适用于数字电路的时序设计和验证，可以更大程度上帮助硬件工程师进行硬件设计。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.026 seconds)
