-
公开(公告)号:CN102156625B
公开(公告)日:2012-11-21
申请号:CN201110079815.X
申请日:2011-03-31
Applicant: 北京大学
IPC: G06F7/535
Abstract: 本发明涉及微电子技术领域,公开一种利用阻变器件进行除法计算的方法,包括步骤:设定进位标准为除数a,待施加在余数阻变器件上的脉冲个数为被除数b;将商阻变器件转变为高阻态;将余数阻变器件转变为高阻态;在余数阻变器件上施加a个正脉冲电压,使余数阻变器件转变为相应的低阻态;在商阻变器件上施加一个正脉冲电压,使商阻变器件转变为相应的低阻态,并将余数阻变器件转变为高阻态;当施加完b个脉冲后,商阻变器件的当前阻态相应的已施加的正脉冲电压个数为b/a的商,当前余数阻变器件的阻态相应的已施加的正脉冲电压个数为b/a的余数。本发明的方法是仅通过两个器件就可以实现除法功能,该器件结构简单,便于集成,非常适合大规模生产。
-
公开(公告)号:CN102683583A
公开(公告)日:2012-09-19
申请号:CN201110062624.2
申请日:2011-03-15
Applicant: 北京大学
IPC: H01L45/00
Abstract: 一种单极阻变存储器及其制造方法。所述单极阻变存储器包括衬底;位于所述衬底上并由导电材料形成的底电极;由储氧能力弱的导电材料形成的顶电极;位于所述底电极和所述顶电极之间的阻变层,其由绝缘性能好且易于形成导电通道的氧化物形成;在所述阻变层与所述顶电极之间还具有储氧层,其由具有导电性且易于热分解释放出氧离子的氧化物形成。本发明的单极阻变存储器提高了器件性能的一致性和耐久性。
-
公开(公告)号:CN101847688A
公开(公告)日:2010-09-29
申请号:CN201010163100.8
申请日:2010-04-29
Applicant: 北京大学
Abstract: 本发明涉及一种减小阻变存储器阻值离散性的方法,该方法包括:S1、在Forming过程中施加一个电流脉冲,使阻变存储器的阻变材料从初始态转为低阻态;S2、在SET过程中施加一个电流脉冲,使阻变存储器的阻变材料从高阻态转为低阻态;S3、在RESET过程中施加一个反向电压脉冲,使阻变存储器的阻变材料从低阻态转为高阻态。本发明提出的电流电压控制方法可以显著的减小器件阻值的离散性,并同时可以提高低阻态的阻值,从而减小器件的工作电流,降低功耗。
-
-
公开(公告)号:CN103337253B
公开(公告)日:2016-02-03
申请号:CN201310206577.3
申请日:2013-05-29
Applicant: 北京大学
IPC: G11C11/56
Abstract: 本发明提供一种RRAM逻辑器件的级联方法,包括以下步骤:S1、对RRAM器件施加电压信号,使得RRAM器件处于高阻态;S2、利用恒流源读取所述RRAM器件的阻值,并得到RRAM器件的放大电压;S3、将所述RRAM器件的放大电压进行压缩,使其转换成和所述电压信号相对应的压缩电压;并将所述压缩电压传递到下一级RRAM器件;本发明解决了RRAM器件间连接并进行信号传递的问题,为RRAM成为新的逻辑器件提供必要的支持,本发明还提供一种RRAM逻辑器件的级联系统。
-
公开(公告)号:CN102611424B
公开(公告)日:2014-06-11
申请号:CN201110435786.6
申请日:2011-12-22
Applicant: 北京大学
Abstract: 本发明公开了一种利用阻变器件实现积分运算方法,涉及半导体集成电路及其制造技术领域,所述方法包括:S1:对待输入信号进行时间采样;S2:对阻变器件进行复位操作;S3:将时间采样后的待输入信号输入所述阻变器件的阳电极;S4:在所述阻变器件的阳电极上输入预设电压;S5:读取所述阻变器件上的电流值;S6:计算获得所述阻变器件的当前电阻值;S7:计算所述阻变器件的初始电阻值与当前电阻值之间的差值,并根据所述差值与所述待输入信号的电压积分值之间的对应关系,以获得所述待输入信号的电压积分值。本发明利用阻变器件的特性,来实现积分器,具有结构简单、高速、低操作电压和电流、工艺兼容、以及成本低廉的特点。
-
公开(公告)号:CN103390629A
公开(公告)日:2013-11-13
申请号:CN201310302371.0
申请日:2013-07-15
Applicant: 北京大学
Abstract: 提供了一种阻变存储器,包括存储阵列,所述存储阵列包括:衬底;衬底隔离层,设置在衬底上;多个叠层结构,设置在衬底隔离层上;多个梳状金属层,沿所述叠层结构的长度方向设置在衬底隔离层和所述多个叠层结构上,每个梳状金属层的梳齿夹在相邻的叠层结构之间;以及多个阻变材料层,每个阻变材料层形成在相应的一个梳状金属层与所述衬底隔离层之间以及所述相应的一个梳状金属层与所述多个叠层结构之间。还提供了该阻变存储器的操作方法和制造方法。
-
-
公开(公告)号:CN102544365A
公开(公告)日:2012-07-04
申请号:CN201210016812.6
申请日:2012-01-18
Applicant: 北京大学
Abstract: 本发明是一种阻变存储器及其制造方法,该阻变存储器包括多个阻变存储单元;每个阻变存储单元包括衬底(101)、在衬底(101)上依次沉积的底电极(102)、阻变层(103)和具有针尖状突出部(1041)的上电极(104)。本发明使用具有刻蚀成针尖状的突出部的上电极来使电场集中在电极尖端附近,从而使导电通道在针尖附近产生,并使得导电通道的通断位置相对固定,这样可以降低阻变存储器的工作电压并提高其高低阻值分布的一致性。
-
公开(公告)号:CN102456157A
公开(公告)日:2012-05-16
申请号:CN201010519997.3
申请日:2010-10-20
Applicant: 北京大学
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本申请提供了一种神经元器件及神经网络,该神经元器件包括底电极层、顶电极层、以及夹在底电极层和顶电极层之间的阻变材料层,其中,神经元器件在施加恢复脉冲时转变为正常态,而在施加刺激脉冲时转变为兴奋态。神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应,提供权重部分和运算部分的功能。该神经元器件结构简单,便于集成,并且与传统硅基CMOS工艺兼容,非常适合大规模生产,可以实现多种生物功能和复杂的逻辑运算。
-
-
-
-
-
-
-
-
-