阻变存储器件及其制备方法

    公开(公告)号:CN103035838A

    公开(公告)日:2013-04-10

    申请号:CN201210555309.8

    申请日:2012-12-19

    Applicant: 北京大学

    Abstract: 本发明实施例公开了一种阻变存储器件及其制备方法。该阻变存储器件包括设置在衬底上的底电极、设置在所述底电极上的第一阻变层、设置在所述第一阻变层上的控制层及设置在所述控制层上的顶电极,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层,所述顶电极设置在所述第二阻变层上。本发明实施例所提供的阻变存储器件及其制备方法,可以实现阻变存储器件的多值存储,从而可以大幅度增加由阻变存储器件构成的存储器的存储密度。

    一种平面非易失性阻变存储器及其制备方法

    公开(公告)号:CN105742491B

    公开(公告)日:2018-06-12

    申请号:CN201610202876.3

    申请日:2016-04-01

    Applicant: 北京大学

    Abstract: 本发明公开了一种平面非易失性阻变存储器及其制备方法。本发明的阻变存储器在衬底的水平方向上形成电极‑阻变层‑电极的平面结构;采用侧墙结构制备阻变层,通过适当的设计可以在一定程度上控制侧墙的厚度和宽度;利用侧墙加上选择性腐蚀工艺可以实现小尺寸纳米级水平“宽度”的阻变层,也就是制作平面阻变存储器所需的两个电极之间的间隙。采用这种方法巧妙的避开了工艺和设备带来的局限性,即使不采用现有最先进的工艺也可实现小尺寸纳米级的器件,并且本发明中所采用的工艺完全兼容CMOS的工艺制程,扩大了其应用的范围;纳米平面阻变存储器的制备不仅对于阻变存储器的研究有着重要意义,对于业界阻变存储器的制备工艺也起着重要作用。

    一种具有选择特性的阻变存储器及其制备方法

    公开(公告)号:CN103682095B

    公开(公告)日:2017-01-04

    申请号:CN201310717874.4

    申请日:2013-12-23

    Applicant: 北京大学

    Abstract: 本发明公开了一种具有选择特性的阻变存储器及其制备方法。本发明的阻变存储器包括:顶电极、底电极以及二者之间的功能层;其中,功能层包括第一氧化层和第二氧化层;第一氧化层为靠近顶电极的完全配比的氧化层;第二氧化层为靠近底电极的非完全配比的氧化层。本发明采用分两次淀积功能层,形成具有氧组分不同的两层氧化层的功能层,靠近顶电极为完全配比的氧化层,而靠近底电极为非完全配比的氧化层;在顶电极与完全配比的氧化层之间势垒会明显提高,电子只能靠肖特基发射实现导电,低阻态具有非线性,器件具有选择特性。本发明在有效抑制误读现象的情况下,无需串联专门的选择管,工艺简单,成本低;并且与现有工艺兼容,有利于大规模工业生产。

    高一致性的阻变存储器结构及其制备方法

    公开(公告)号:CN103594622B

    公开(公告)日:2016-10-05

    申请号:CN201310624918.9

    申请日:2013-11-28

    Applicant: 北京大学

    Abstract: 一种阻变存储器结构,依次包括衬底、绝缘层、底电极、阻变材料薄膜、顶电极;所述阻变存储器结构与主流阻变存储器结构相比,其不同之处在于,在所述的阻变材料薄膜中包含金属离子掺杂浓度高于周围区域的三角形区域,使得器件的阻变行为可控在尖峰处发生。本发明所述的阻变存储器结构,制作工艺与CMOS工艺兼容,且工艺步骤简单,容易实现;同时,阻变器件的一致性显著提高。

    一种平面非易失性阻变存储器及其制备方法

    公开(公告)号:CN105742491A

    公开(公告)日:2016-07-06

    申请号:CN201610202876.3

    申请日:2016-04-01

    Applicant: 北京大学

    CPC classification number: H01L45/00 G11C13/00 G11C13/0009 H01L27/24

    Abstract: 本发明公开了一种平面非易失性阻变存储器及其制备方法。本发明的阻变存储器在衬底的水平方向上形成电极?阻变层?电极的平面结构;采用侧墙结构制备阻变层,通过适当的设计可以在一定程度上控制侧墙的厚度和宽度;利用侧墙加上选择性腐蚀工艺可以实现小尺寸纳米级水平“宽度”的阻变层,也就是制作平面阻变存储器所需的两个电极之间的间隙。采用这种方法巧妙的避开了工艺和设备带来的局限性,即使不采用现有最先进的工艺也可实现小尺寸纳米级的器件,并且本发明中所采用的工艺完全兼容CMOS的工艺制程,扩大了其应用的范围;纳米平面阻变存储器的制备不仅对于阻变存储器的研究有着重要意义,对于业界阻变存储器的制备工艺也着重要作用。

    阻变存储器件及其制备方法

    公开(公告)号:CN103035838B

    公开(公告)日:2015-01-21

    申请号:CN201210555309.8

    申请日:2012-12-19

    Applicant: 北京大学

    Abstract: 本发明实施例公开了一种阻变存储器件及其制备方法。该阻变存储器件包括设置在衬底上的底电极、设置在所述底电极上的第一阻变层、设置在所述第一阻变层上的控制层及设置在所述控制层上的顶电极,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层,所述顶电极设置在所述第二阻变层上。本发明实施例所提供的阻变存储器件及其制备方法,可以实现阻变存储器件的多值存储,从而可以大幅度增加由阻变存储器件构成的存储器的存储密度。

    高一致性的阻变存储器结构及其制备方法

    公开(公告)号:CN103594622A

    公开(公告)日:2014-02-19

    申请号:CN201310624918.9

    申请日:2013-11-28

    Applicant: 北京大学

    Abstract: 一种阻变存储器结构,依次包括衬底、绝缘层、底电极、阻变材料薄膜、顶电极;所述阻变存储器结构与主流阻变存储器结构相比,其不同之处在于,在所述的阻变材料薄膜中包含金属离子掺杂浓度高于周围区域的三角形区域,使得器件的阻变行为可控在尖峰处发生。本发明所述的阻变存储器结构,制作工艺与CMOS工艺兼容,且工艺步骤简单,容易实现;同时,阻变器件的一致性显著提高。

Patent Agency Ranking