公开(公告)号：CN109585475B

公开(公告)日：2023-06-06

申请号：CN201811143651.0

申请日：2018-09-29

Applicant: 佳能株式会社

Inventor： 樱井克仁 ,  高田佳明 ,  白井誉浩 ,  小林秀央 ,  中村恒一 ,  吉田大介 ,  乾文洋

IPC: H01L27/146 ,  H01L25/16

Abstract: 本发明公开了半导体装置和器械。半导体装置包括第一芯片和第二芯片的堆叠，第一芯片和第二芯片各自具有以矩阵形式布置的多个像素电路。第a行第e1列的像素电路连接到第p行第v列的电路。第a行第f1列的像素电路连接到第q行第v列的电路。第a行第g1列的像素电路连接到第r行第v列的电路。第a行第h1列的像素电路连接到第s行第v列的电路。

公开(公告)号：CN113612911A

公开(公告)日：2021-11-05

申请号：CN202110879031.9

申请日：2019-02-03

Applicant: 佳能株式会社

Inventor： 吉田大介 ,  白井誉浩

IPC: H04N5/225 ,  H04N5/335 ,  H04N5/341 ,  G08G1/16

Abstract: 本公开涉及成像装置、成像系统和移动体。成像装置包括：第一传输线，连接到多个位存储器；多个第二位存储器，设置在存储器区域的外部并连接到第一传输线，并且第二位存储器各自被配置为保持作为多个位中的不同位之一的一位的数字信号；第二传输线，连接到多个第二位存储器的一部分；以及，第三传输线，连接到多个第二位存储器的另一部分。

公开(公告)号：CN110581967A

公开(公告)日：2019-12-17

申请号：CN201910490361.1

申请日：2019-06-06

Applicant: 佳能株式会社

Inventor： 小林秀央 ,  白井誉浩 ,  吉田大介 ,  长谷川苍

IPC: H04N5/374 ,  H04N5/357 ,  H04N5/378

Abstract: 本公开涉及成像装置、成像系统、移动体以及用于层压的半导体基板。一种成像装置包括多个像素、多条信号线和多个比较器。成像装置还包括第一开关和第二开关。第一开关包括被输入来自一条信号线的信号的第一端子，以及连接到一个比较器的输入节点的第二端子。第二开关包括连接到所述一个比较器的输入节点的第一端子，以及被输入来自另一条信号线的信号的第二端子。