公开(公告)号：CN100377115C

公开(公告)日：2008-03-26

申请号：CN200510086860.2

申请日：2005-11-11

Applicant: 中国科学院计算技术研究所

Inventor： 郇丹丹 ,  胡伟武 ,  李祖松

IPC: G06F12/08

Abstract: 本发明公开了一种适用于上下文切换的栈高速缓冲存储器及缓冲存储方法。该栈高速缓冲存储器，包括：至少两个栈高速缓存块，一个或门电路，一个选择器；所述栈高速缓存块由标志部分、数据部分和控制部分组成；所述栈高速缓存块的控制部分包括：至少三个比较电路和一个与门电路。该方法步骤包括：(1)初始化栈；(2)栈空间分配；(3)栈空间回收；(4)进行标志比较，根据标志比较结果确定访问栈高速缓存是否命中。本发明的栈高速缓存以块为组织形式，在栈高速缓存块标志中采用了专门的进程地址空间标识，用以区别不同进程的地址空间，从而能很好的适应进程(包括线程)上下文切换，且硬件开销小，控制简单，避免了实现的复杂性。

公开(公告)号：CN1716226A

公开(公告)日：2006-01-04

申请号：CN200410009284.7

申请日：2004-06-30

Applicant: 中国科学院计算技术研究所

Inventor： 李文 ,  高翔 ,  郇丹丹 ,  胡伟武

IPC: G06F13/40

Abstract: 本发明公开了一种使64位处理器兼容32位桥接芯片的系统及转换装置，该系统包括64位处理器、32位桥接芯片和一个转换装置，该转换装置包括64位处理器系统接口模块、64－32位系统总线命令转换电路、64－32位系统总线地址/数据转换电路、32－64位系统总线数据转换电路、32位处理器系统接口模块。该系统还可以包括一片外CACHE，相应的所述的转换装置则包括一个与CACHE连接的片外CACHE控制模块。采用的本发明的转换装置后，当64位MIPS处理器工作于32位模式下的时候，可使64位处理器兼容32位桥接芯片，从而降低了成本。本发明的转换装置还为32位MIPS桥接芯片提供了对处理器片外CACHE的支持，充分发挥了64位MIPS处理器的性能。

公开(公告)号：CN1955947A

公开(公告)日：2007-05-02

申请号：CN200510116755.9

申请日：2005-10-28

Applicant: 中国科学院计算技术研究所

Inventor： 郇丹丹 ,  胡伟武 ,  李祖松

IPC: G06F12/08

Abstract: 本发明公开了一种高速缓存失效的处理器访存指令处理方法，该方法包括：利用全修改Cache块节省访存带宽，通过预测失效的存数指令写高速缓存还是写低层存储系统，充分发挥两种处理方法的优点。本发明减少了失效存数指令造成的存储管理队列发生阻塞的频繁程度，避免了额外硬件开销，节省访存带宽，降低了Cache的失效率，实现存数指令对后面同一Cache块的取数指令的预取作用。