-
公开(公告)号：CN108415728B
公开(公告)日：2020-12-29
申请号：CN201810170641.X
申请日：2018-03-01
Applicant: 中国科学院计算技术研究所
IPC: G06F9/302 , G06F9/312 , G06F1/3234
Abstract: 本发明提供一种用于处理器的扩展浮点运算指令执行方法，包括下列步骤：1)取出扩展浮点运算指令，该指令中至少包括定点运算的操作数存放寄存器字段和定点运算结果存放位置字段；2)对扩展浮点运算进行译码，分解成对应于一系列微操作的控制信号；3)将步骤2)所得的控制信号派发至浮点寄存器、定点运算逻辑单元以及存放运算结果的目标寄存器；4)基于被派发的控制信号，处理器寻址到存放定点运算的操作数的浮点寄存器并将操作数取出；5)通过扩展路径将操作数从浮点寄存器传输到定点运算逻辑单元；6)定点运算逻辑单元将运算结果传输到扩展浮点运算指令中的运算结果存放位置。本发明还提供了相应的用于处理器的扩展浮点运算指令执行装置。
-
公开(公告)号：CN105094750B
公开(公告)日：2018-08-21
申请号：CN201410172663.1
申请日：2014-04-25
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明涉及计算机技术领域，特别是一种多线程处理器的返回地址预测方法，应用于多线程处理器，所述多线程处理器至少能同时执行第一线程和第二线程，为第一线程设置与其对应的第一返回地址寄存器，则所述方法包括：当执行修改分支返回目的寄存器LR的第一指令并提交所述第一指令的执行结果时，将所述执行结果对应的返回地址保存在所述分支返回目的寄存器LR中以及与所述第一线程对应的第一返回地址寄存器中；当读取到与所述第一线程对应的返回指令时，利用与所述第一线程对应的第一返回地址寄存器中保存的返回地址进行返回地址预测；其中，所述第一指令与第一线程对应，所述第一指令经过编译器在识别出返回指令和所述第一指令后调整指令执行时刻的处理。
-
公开(公告)号：CN108415728A
公开(公告)日：2018-08-17
申请号：CN201810170641.X
申请日：2018-03-01
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种用于处理器的扩展浮点运算指令执行方法，包括下列步骤：1)取出扩展浮点运算指令，该指令中至少包括定点运算的操作数存放寄存器字段和定点运算结果存放位置字段；2)对扩展浮点运算进行译码，分解成对应于一系列微操作的控制信号；3)将步骤2)所得的控制信号派发至浮点寄存器、定点运算逻辑单元以及存放运算结果的目标寄存器；4)基于被派发的控制信号，处理器寻址到存放定点运算的操作数的浮点寄存器并将操作数取出；5)通过扩展路径将操作数从浮点寄存器传输到定点运算逻辑单元；6)定点运算逻辑单元将运算结果传输到扩展浮点运算指令中的运算结果存放位置。本发明还提供了相应的用于处理器的扩展浮点运算指令执行装置。
-
公开(公告)号：CN104298552B
公开(公告)日：2018-06-19
申请号：CN201310295546.X
申请日：2013-07-15
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例涉及处理器技术领域，公开了一种多线程处理器的线程取指调度方法、系统和多线程处理器。其中，该方法包括：为第一线程进行取指；判断当前取到的指令是否包括第一类指令，如果是，暂停为所述第一线程在所述第一类指令之后的取指；所述第一类指令为能改变指令流且无法预知目标地址的指令。实施本发明实施例，可以节省处理器功耗，提高取指单元为其它线程取指的机会。
-
公开(公告)号：CN104714779A
公开(公告)日：2015-06-17
申请号：CN201310687451.2
申请日：2013-12-12
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明实施例提供一种指令处理方法及装置。本发明提供的指令处理方法，包括：填写指令队列，写入所述指令队列的为循环指令流，所述循环指令流为程序指令流中的循环体；将所述指令队列中的循环指令流按照循环顺序发送给终端设备，以使终端设备按照所述循环顺序执行所述指令队列中的循环指令流，所述循环顺序为所述循环指令流中指令循环执行的顺序。本发明实施例提供的指令处理方法，解决了现有技术中采用Loop Cache技术的取指方式，需要为每个硬件线程提供Register File和BAR，导致取指操作的功耗进一步增大的问题，在一定程度上增加了取指操作的带宽，并且降低了取指操作的功耗。
-
Patent Agency Ranking
公开(公告)号：CN104423927A
公开(公告)日：2015-03-18
申请号：CN201310389245.3
申请日：2013-08-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F9/3867 , G06F9/30076
Abstract: 本发明公开了指令处理方法及装置、处理器，当从处理器的第二缓存中按序读取多条指令时，若确定所述多条指令中存在特殊指令序列，则确定所述特殊指令序列中各指令对应的控制码；将所述特殊指令序列中各指令及其对应的控制码保存到所述处理器的第一缓存中；若确定从所述处理器的第一缓存中读取的指令存在对应的控制码，则根据所述控制码调整所述处理器的微结构，使得所述处理器的流水线不停顿，可以优化处理器执行指令的工作效率。
-
公开(公告)号：CN104238998A
公开(公告)日：2014-12-24
申请号：CN201310243040.4
申请日：2013-06-18
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例提供一种指令处理方法及装置。该方法包括：在发射第一指令之前，预判第一指令是否会正常运行，若预判第一指令不会正常运行，则切换至其他线程继续发射指令，若预判第一指令会正常运行，则依照原有发射策略发射本线程之后的指令。本发明实施例提供的指令处理方法及装置，可避免指令出现高速缓存缺失，从而可以有效减少高速缓存缺失后本线程指令被Flush的情况，进而提高多硬件线程顺序执行处理器的整体效率和性能。
-
公开(公告)号：CN103905300A
公开(公告)日：2014-07-02
申请号：CN201210572445.8
申请日：2012-12-25
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: H04L12/70 , H04L12/801
Abstract: 本发明实施例提供一种数据报文发送方法、设备及系统。该方法包括：当前节点存在待发送的数据报文时，判断下游节点的当前缓存剩余空间是否大于等于所述数据报文的长度；若是，所述当前节点将所述数据报文发送至所述下游节点；若否，所述当前节点将所述数据报文拆分为至少两个子数据报文，并向所述下游节点逐个发送所述子数据报文，其中，所述子数据报文的长度小于等于所述下游节点的当前缓存剩余空间。根据本发明提供一种数据报文发送方法、设备及系统，有效减少了链路空闲时间，充分了利用链路资源。
-
公开(公告)号：CN107608912A
公开(公告)日：2018-01-19
申请号：CN201710708313.6
申请日：2013-08-20
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0862 , G06F12/1009 , G06F12/1045
Abstract: 本发明提供一种内存物理地址查询方法和装置。该方法包括：将备用缓存器中存储的待寻址的第二线程的页表项存储至预取缓存器中，备用缓存器中存储旁路转换缓存器中设定时间内未被查询的页表项；接收第二线程发送的携带虚拟地址的内存寻址请求消息；根据虚拟地址在旁路转换缓存器和预取缓存器中查询对应的物理地址。本发明提供的内存物理地址查询方法和装置，根据待寻址第二线程的虚拟地址在旁路转换缓存器和预取缓存器中同时进行查询，且预取缓存器中存储有旁路转换缓存器中设定时间内未被查询的第二线程的页表项，从而提高对虚拟地址对应的物理地址的查询命中几率，缩短寻址时间。
-
公开(公告)号：CN104238998B
公开(公告)日：2018-01-19
申请号：CN201310243040.4
申请日：2013-06-18
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例提供一种指令处理方法及装置。该方法包括：在发射第一指令之前，预判第一指令是否会正常运行，若预判第一指令不会正常运行，则切换至其他线程继续发射指令，若预判第一指令会正常运行，则依照原有发射策略发射本线程之后的指令。本发明实施例提供的指令处理方法及装置，可避免指令出现高速缓存缺失，从而可以有效减少高速缓存缺失后本线程指令被Flush的情况，进而提高多硬件线程顺序执行处理器的整体效率和性能。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.029 seconds)
