高速并行级联码编码译码器

    公开(公告)号:CN102468856B

    公开(公告)日:2013-11-20

    申请号:CN201010536087.6

    申请日:2010-11-09

    Abstract: 本发明公开了一种高速并行级联码编码译码器,它被广泛应用于卫星通信、深空通信等系统,包括编码器和译码器,所述编码器包括分路变换器、第一至第四RS编码器、第一至第四插帧器、第一至第四交织器组和第一至第四卷积码编码器;所述译码器包括相位变换器、第一至第四卷积码译码器、第一至第四搜帧器、第一至第四解交织器和第一至第四RS译码器。本发明中编码器采用高速并行技术对高速串行数据直接进行级联码编码,并将编码后数据以并行的方式传输给调制设备;译码器对解调器输出的具有相位模糊度的并行数据直接进行级联码译码,并可以纠正由于AD采样时刻的随机性带来的并行数据次序随机性,及并行数据的随机不对齐性等问题。

    一种基于混合算力的LDPC译码装置

    公开(公告)号:CN116996078A

    公开(公告)日:2023-11-03

    申请号:CN202311035082.9

    申请日:2023-08-17

    Inventor: 雷光雄 郝志松

    Abstract: 本发明公开了一种基于混合算力的LDPC译码装置,涉及通信领域。包括控制单元、译码预处理单元、逻辑算力单元、迭代存储单元、存储算力单元和译码输出接口单元。其中逻辑算力单元和存储算力单元,主要完成译码数据核心处理功能。迭代存储单元主要完成译码过程中不同算力单元之间数据格式的转换、存储。控制单元完成对整个译码过程进行调度和管理。译码预处理单元主要完成待译码数据的预先处理。译码输出接口单元主要完成译码后数据的输出适配。本发明相对传统的LDPC译码器,具有译码时延短、资源消耗少、速率自适应等优点。

    用于带宽受限条件下的高速解调的装置

    公开(公告)号:CN108111457B

    公开(公告)日:2020-10-16

    申请号:CN201711415933.7

    申请日:2017-12-25

    Abstract: 本发明公开了用于带宽受限条件下的高速解调的装置,包括测试信源单元、解调中频单元、AD变换单元、解调同步单元、非理想信道补偿单元、译码单元、自测单元。该装置涉及通信领域中伪随机序列技术、正交调制技术、信道模拟技术、AD变换技术、时钟恢复技术、载波恢复技术、非理想信道补偿技术、LDPC编译码技术。测试信源单元产生调制信号;解调中频单元完成输入信号的电平调整和正交解调;AD变换单元完成解调信号模数转换;解调同步单元完成时钟和载波同步;非理想信道补偿单元完成对信道失真的校正;译码单元完成LDPC高速译码;自测单元进行误码比对。本发明相对传统的高速解调技术具有对信道失真的补偿能力,可模拟多种传输体制,可自环测试,适应性强,操作简单的优点。

    一种双DA同步采样装置
    18.
    发明公开

    公开(公告)号:CN104868912A

    公开(公告)日:2015-08-26

    申请号:CN201510342422.1

    申请日:2015-06-19

    Abstract: 本发明公开了通信领域中一种双DA同步采样装置,由时钟产生单元、第一DA采样单元、第二DA采样单元、异或单元、锁相单元和DA复位单元组成。本发明根据外部输入的频率控制字产生时钟信号,分别作为两片DA的采样钟,然后将两片DA分别输出的4分频时钟进行异或处理,然后将异或输出的信号输入锁相环,通过锁相环产生锁相指示信号,最后将锁相指示信号送入DA复位单元,DA复位单元对输入的锁定指示信号完成去抖处理后进行判决,若结果指示为两片DA未同步工作,则对两片DA分别复位。本发明从异或输出信号占空比的角度出发,降低了外围电路对同步信号提取的干扰,提高了双DA同步采样装置工作的准确性和可靠性。

    高速并行级联码编码译码器

    公开(公告)号:CN102468856A

    公开(公告)日:2012-05-23

    申请号:CN201010536087.6

    申请日:2010-11-09

    Abstract: 本发明公开了一种高速并行级联码编码译码器,它被广泛应用于卫星通信、深空通信等系统,包括编码器和译码器,所述编码器包括分路变换器、第一至第四RS编码器、第一至第四插帧器、第一至第四交织器组和第一至第四卷积码编码器;所述译码器包括相位变换器、第一至第四卷积码译码器、第一至第四搜帧器、第一至第四解交织器和第一至第四RS译码器。本发明中编码器采用高速并行技术对高速串行数据直接进行级联码编码,并将编码后数据以并行的方式传输给调制设备;译码器对解调器输出的具有相位模糊度的并行数据直接进行级联码译码,并可以纠正由于AD采样时刻的随机性带来的并行数据次序随机性,及并行数据的随机不对齐性等问题。

Patent Agency Ranking