应用于芯片原子钟控制系统的SoC芯片结构

    公开(公告)号:CN108196485A

    公开(公告)日:2018-06-22

    申请号:CN201810072797.4

    申请日:2018-01-25

    IPC分类号: G05B19/042

    摘要: 本发明提供一种应用于芯片原子钟控制系统的SoC芯片结构,包括CPU子系统、存储器子系统、输入采样子系统、控制输出子系统、时差测量子系统、通用外设子系统和时钟复位子系统,CPU子系统通过AHB总线与存储器子系统连接,AHB总线通过桥与APB总线连接,APB总线分别与输入采样子系统、控制输出子系统、时差测量子系统、通用外设子系统和时钟复位子系连接。本发明解决了芯片原子钟控制系统分立器件集成实现方案的系统开发复杂度高、体积大、不利于芯片原子钟微型化的问题;并且本发明SoC芯片不但可以满足芯片原子钟控制系统的应用需求,还能满足类似精密控制领域的应用需求。