一种基于IPSEC的多会话设计系统及操作方法

    公开(公告)号:CN118540159A

    公开(公告)日:2024-08-23

    申请号:CN202410996037.8

    申请日:2024-07-24

    Abstract: 本发明提供了一种基于IPSEC的多会话设计系统及操作方法,该系统包括:表单模块、封装模块、解封装模块、加密模块、解密模块、验证模块、杂包处理模块和仲裁模块,利用表单模块调整IPSEC读写速率和查询表单得到SA相关信息,封装模块对接收到的IP报文封装成IPSEC报文格式,解封装模块对接收到IPSEC报文进行解封装成正常的IP报文,然后加密模块加密报文,解密模块用于解密报文,加解密采用常用的AES算法,验证模块对数据签名防止数据遭到篡改采用常用的MD5验证,最后杂包处理模块直接过滤非IP报文。本发明采用常用的AES加解密,保证数据传输的准确性、实时性和可靠性,同时实现对不同的源目的IP的报文进行单独处理,保证高速数据传输,实现多会话设计。

    聚合物光波导器件及其制备方法
    12.
    发明公开

    公开(公告)号:CN117631150A

    公开(公告)日:2024-03-01

    申请号:CN202210957827.6

    申请日:2022-08-10

    Abstract: 本发明提供了光纤通信技术领域一种聚合物光波导器件及其制备方法,包括聚合物包层和纤芯,纤芯设置在聚合物包层内,纤芯两端分别连接多芯光纤,纤芯包括波导输入端、波导输出端以及波导纤芯间距变换结构,波导纤芯间距变换结构两端分别连接设置直波导,波导输入端和波导输出端分别设置在两端直波导的端部,波导纤芯间距变换结构为三维交叉结构波导;纤芯设有多根,多根纤芯通过波导纤芯间距的三维交叉结构实现间距转换本发明采用直写法工艺制备,流程简单,制备灵活,便于加工空间三维的波导结构,实现了不同规格的多芯光纤之间的耦合对接,可对多芯光纤进行间距转换和通道交织,加工效率高,器件体积小,可有效降低芯间的串扰水平。

    基于FPGA后端P4多模态智能网卡的整合配置方法

    公开(公告)号:CN115499312A

    公开(公告)日:2022-12-20

    申请号:CN202211409470.4

    申请日:2022-11-11

    Abstract: 本发明公开一种基于FPGA后端P4多模态智能网卡的整合配置方法:针对多模态网络场景应用需求,编写数据平面的多模态网络P4代码与控制平面的多模态网络规则文件,FPGA后端P4编译器将多模态网络P4代码编译后生成FPGA配置文件,发送至解析编码模块;解析编码模块接收FPGA配置文件,后读取多模态网络规则文件和FPGA资源利用表;解析编码模块分析FPGA配置文件和多模态网络规则文件,生成文件对应数据;解析编码模块解析文件对应数据,生成数据对应的加载表;配置校验模块读取加载表,生成对应配置表,将配置表配置到FPGA并生成对应的校验格式表,最后依据校验格式表读取配置表,从而生成校验表来验证配置正确性。

    一种智能表项控制器及控制方法

    公开(公告)号:CN114356418A

    公开(公告)日:2022-04-15

    申请号:CN202210228898.2

    申请日:2022-03-10

    Abstract: 本发明公开了一种智能表项控制器及控制方法,以表项操作指令的方式,基于表项的优先级、老化时间、表项内容以及表项更新、删除和查询的操作属性,硬件实现了对表项更新、删除和查询等操作的智能控制,包括对表项存储地址的自动计算、老化表项的自动删除、表项存储空间的智能优化等处理,均实现了智能化控制,实现方法简单、高效、灵活。对表项控制实时性要求较高的应用领域,尤其涉及到大规模的表项下发、表项动态老化时,较基于CPU软件实现的传统表项控制器,在表项更新速率、表项生效时延、表项存储空间利用率等方面均有很大优势。

    报文处理的方法、装置、设备及可读存储介质

    公开(公告)号:CN117729274A

    公开(公告)日:2024-03-19

    申请号:CN202410175198.0

    申请日:2024-02-07

    Abstract: 本说明书公开了报文处理的方法、装置、设备及可读存储介质。根据所述方法的一个示例,在用户设备与网络设备之间建立TCP会话的情况下,当用户设备中的数据处理单元分别生成待发送报文时,通过会话管理单元对各待发送报文的报文头进行归一化处理,得到归一化处理后的报文头,并基于归一化处理后的报文头得到各待发送报文对应的第一目标报文。这样,由于第一目标报文能够基于用户设备与网络设备之间TCP会话进行传输,从而实现了拟态安全系统中包含有多个数据处理单元的用户设备与网络设备之间的TCP报文传输。

    一种基于FPGA动态管理拟态执行体的方法及装置

    公开(公告)号:CN115941559B

    公开(公告)日:2023-06-06

    申请号:CN202310243252.6

    申请日:2023-03-14

    Abstract: 本发明提出一种基于FPGA动态管理拟态执行体的方法及装置。该方法通过接口模块将三个在线拟态执行体拟态数据分为主动拟态数据与被动拟态数据,通过组合模块将拟态数据比较值分为有效比较组合与无效异常组合,通过汇聚模块生成离散汇聚结果并最后通过调度模块动态管理拟态执行体。本发明基于FPGA实现,对比传统基于CPU与操作系统实现的管理拟态执行体方法,本发明具有更少的安全漏洞风险与更高的实时处理性能;对比传统FPGA实现的管理拟态执行体方法,本发明能处理更丰富的拟态数据,提供更全面的动态管理拟态执行体能力。

    一种基于FPGA动态管理拟态执行体的方法及装置

    公开(公告)号:CN115941559A

    公开(公告)日:2023-04-07

    申请号:CN202310243252.6

    申请日:2023-03-14

    Abstract: 本发明提出一种基于FPGA动态管理拟态执行体的方法及装置。该方法通过接口模块将三个在线拟态执行体拟态数据分为主动拟态数据与被动拟态数据,通过组合模块将拟态数据比较值分为有效比较组合与无效异常组合,通过汇聚模块生成离散汇聚结果并最后通过调度模块动态管理拟态执行体。本发明基于FPGA实现,对比传统基于CPU与操作系统实现的管理拟态执行体方法,本发明具有更少的安全漏洞风险与更高的实时处理性能;对比传统FPGA实现的管理拟态执行体方法,本发明能处理更丰富的拟态数据,提供更全面的动态管理拟态执行体能力。

    一种网络端口扩展和报文快速均衡处理方法

    公开(公告)号:CN115412502B

    公开(公告)日:2023-03-24

    申请号:CN202211359114.6

    申请日:2022-11-02

    Abstract: 本发明公开一种网络端口扩展和报文快速均衡处理方法,包括:步骤一,在服务器端的虚拟网络端口模块创建虚拟网络端口,在FPGA端的FPGA‑QDMA模块创建物理功能队列,通过服务器端的DPDK‑QDMA模块连接虚拟网络端口模块和FPGA‑QDMA模块,再分配物理功能队列与虚拟网络端口一一对应,扩展FPGA端的网口;步骤二,DPDK‑QDMA模块启动时创建无锁队列、内存池和线程,引导虚拟网络端口模块和FPGA‑QDMA模块完成启动资源创建和分配;步骤三,服务器端和FPGA端之间进行网络报文收发时,利用DPDK‑QDMA模块将虚拟网络端口和与其对应的物理功能队列传输网络报文,实现了报文的并行快速处理。

    基于阵列式解析基元结构的后端编译器实现方法及装置

    公开(公告)号:CN114610288B

    公开(公告)日:2022-09-16

    申请号:CN202210511925.7

    申请日:2022-05-12

    Abstract: 本发明公开了基于阵列式解析基元结构的后端编译器实现方法及装置,基于阵列式解析基元结构的可编程目标硬件,可完成对软件定义的协议解析逻辑进行编译的需求。通过对软件描述的协议解析处理逻辑进行翻译和解释,生成目标硬件中矩阵式可编程解析资源能识别的解析操作指令,操作指令以解析基元参数阵列的形式与目标硬件中可配置的解析基元阵列形成映射关系,通过解析基元参数阵列控制器,将解析基元参数阵列中的有效解析基元参数配置到硬件上对应的可编程解析基元中,完成对目标硬件可编程解析基元资源的编程,从而完成通过软件编程硬件来实现协议无关数据解析的目标。

    一种拟态执行体多类型数据实时比较和汇聚方法

    公开(公告)号:CN114217587A

    公开(公告)日:2022-03-22

    申请号:CN202111526743.9

    申请日:2021-12-15

    Abstract: 本发明提出一种拟态执行体多类型数据实时比较和汇聚方法。本发明通过FPGA实时监控多个拟态执行体输入的数据并对同类型数据进行比较,比较器能自适应输入类型数据的不同状态:带宽大小、包长大小并输出一种格式的比较结果;比较结果被输入至缓存队列,FPGA上设置一状态监控和输出控制模块,能监控缓存队列状态并控制每个缓存的输出,提高缓存内比较结果输出的及时性和有效性。

Patent Agency Ranking