公开(公告)号：CN108519090B

公开(公告)日：2021-08-20

申请号：CN201810256124.4

申请日：2018-03-27

Applicant: 东南大学—无锡集成电路技术研究所

Inventor： 刘昊 ,  黄成

IPC: G01C21/20 ,  G01C21/00 ,  G01C21/18 ,  G01C21/16 ,  G01C21/08

Abstract: 本发明提供了一种基于优化的UKF算法的双通道组合定姿算法的实现方法，包括步骤：步骤1：用加速度计与磁力计分别与陀螺仪组成滤波系统；通过MEMS九轴传感器采集九轴数据，并传输至主机端；步骤2：主机端通过UKF算法分别对陀螺仪/加速度计通道及陀螺仪/磁力计通道进行姿态解算，分别得到定姿系统的横滚角和俯仰角以及航向角；步骤3：将步骤2得到的定姿系统的横滚角和俯仰角以及航向角进行数据融合得到最终姿态。本发明针对常规的姿态解算系统，成功解决了速度、精度、稳定性之间的制约关系，在尽可能减少计算量的同时，提高了精度和系统稳定性。本发明提出的算法，使用全数字实现，且与平台无关，方式较为简单实用。

公开(公告)号：CN109982285A

公开(公告)日：2019-07-05

申请号：CN201910167696.X

申请日：2019-03-06

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 黄成 ,  玄玉 ,  秦鹏飞 ,  卢慧斌

IPC: H04W4/38 ,  H04W4/80 ,  H04W24/04 ,  H04W84/18 ,  A61B5/024

Abstract: 本发明公开一种基于DABTC组网协议的超低功耗蓝牙无线心率计监测系统，包括若干支持低功耗蓝牙的心率监测模块，每个心率监测模块作为一个节点，通过DABTC组网协议，采用对称式链路形成算法构建树型传输网络，将同一个树网络中具有相同网络特征号的节点连接在一起，且各个节点能够与其邻近节点进行相互备份。此种监测系统可解决目前无线心率计功耗高、普及性低、兼容性低的问题，通过组网的方式提高心率检测的效率。

公开(公告)号：CN107612517A

公开(公告)日：2018-01-19

申请号：CN201710822018.3

申请日：2017-09-13

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 吴建辉 ,  白春风 ,  黄成 ,  李红

IPC: H03F3/45 ,  H03F1/02 ,  H04B1/16

Abstract: 本发明公开了一种基于双输入运算跨导放大器的可编程增益放大器(PGA)，基于一种双输入运算跨导放大器(DIOTA)和电阻反馈网络实现，增益编程通过开关电阻电路实现。这种可编程增益放大器的增益由电阻比值决定，具有高输入阻抗，不需要额外的输入缓冲级，因而与传统的可以节省功耗。本发明的核心是一种双输入运算跨导放大器(DIOTA)，它将两个差分输入信号的和以高增益放大，然后在OP端和ON端差分输出。

公开(公告)号：CN107565965A

公开(公告)日：2018-01-09

申请号：CN201710822382.X

申请日：2017-09-13

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 吴建辉 ,  陈怀昊 ,  黄成 ,  李红

IPC: H03L7/18

Abstract: 本发明公开了一种高速8分频和9分频双模预分频电路，可应用在任意分频模式的预分频电路中，实现提升工作速度，增加电路稳定性的效果。当应用在高速8/9双模预分频电路中，包括第一级2/3分频电路(Div-2/3)、异步4分频电路、同步D触发器(DFF3)和模式控制逻辑门，其中，异步4分频电路包含两个串接的D触发器即第一D触发器(DFF1)和第二D触发器(DFF2)，模式控制逻辑门包括一个或非门(nor)和一个与非门(nand)；时钟信号(CLK)作为待分频的输入信号，第二D触发器(DFF2)正相输出信号Q作为分频后的输出时钟信号(OUT)，通过模式控制信号(MC)选择8分频模式或9分频模式，该电路适用于低电源电压工作条件。

公开(公告)号：CN106227673A

公开(公告)日：2016-12-14

申请号：CN201610592779.X

申请日：2016-07-25

Applicant: 东南大学—无锡集成电路技术研究所

Inventor： 张轩 ,  黄成 ,  吴杨 ,  李鑫 ,  崔朋旭

IPC: G06F12/06

CPC classification number: G06F12/0646

Abstract: 本发明公开了一种基于DMA的序列波形合成算法，采用Altera公司的SG-DMA，序列波形合成算法的关键在于波形序列地址的产生，该算法利用SG-DMA内部的描述字处理器，根据不同序列对段个数、段重复次数以及循环模式的要求，设置由多个描述字组成的描述字链，在嵌入式开发过程中依次完成对各个描述字所携带的数据传输基本参数的配置过程。此过程根据每个描述字指向的数据源确定最终序列地址的产生，多个不同的描述字以链表形式顺序相连且指向同一数据源完成单个序列的重复，反之指向不同数据源完成不同序列之间的跳转。对比传统的在FPGA内部通过Verilog编程实现的序列地址产生方式，本发明所采用的基于DMA的序列波形合成算法，设计简单，逻辑复杂度低且灵活性高。