一种异步逐次逼近型模数转换器中比较器的失调校准电路

    公开(公告)号:CN107241098B

    公开(公告)日:2020-10-16

    申请号:CN201710373095.5

    申请日:2017-05-24

    Applicant: 东南大学

    Abstract: 本发明公开了一种异步逐次逼近型模数转换器中比较器的失调校准电路,包括校准时钟产生模块、基础带校准对管的动态比较器、校准信号产生电路、校准控制电路和比较器时钟选择电路;校准时钟产生模块用于产生控制动态比较器失调校准的全局时钟控制信号,基础带校准对管的动态比较器包括基础单级动态比较器、与输入对管并联的校准对管、第一开关S1和第二开关S2,校准信号产生电路用于产生校准对管中一个MOS管的栅极控制电压Vcal,校准控制电路用于产生校准信号产生电路的控制信号,比较器时钟选择电路用于产生动态比较器的比较与复位时钟CK。本发明适用于SoC系统中异步SAR ADC的比较器失调校准,方便高效。

    一种CMOS栅压自举开关电路
    12.
    发明授权

    公开(公告)号:CN105187039B

    公开(公告)日:2018-05-04

    申请号:CN201510600811.X

    申请日:2015-09-18

    Applicant: 东南大学

    Abstract: 本发明提出了一种CMOS栅压自举开关电路,包括电荷泵电路、栅极充放电电路、输入缓冲电路及开关电路,所述电荷泵电路与所述栅极充放电电路连接,所述栅极充放电电路与所述开关电路连接,所述栅极充放电电路与所述开关电路之间接入输入缓冲电路。本发明通过输入缓冲电路来驱动电荷泵电路,因为输入缓冲电路隔离了输入端的输入信号和电荷泵电路,从而极大的减小了输入寄生电容。同时,本发明克服了现有CMOS栅压自举电路中,仅实现开关管栅源电压Vgs恒定,而忽略衬偏效应存在导致Vth变化引入的非线性。

    一种抗PV变化的环路运放电路

    公开(公告)号:CN107834981A

    公开(公告)日:2018-03-23

    申请号:CN201711114028.8

    申请日:2017-11-13

    Applicant: 东南大学

    CPC classification number: H03F1/30 H03F3/16

    Abstract: 本发明公开一种抗PV变化的环路运放电路,包括三级级联反向器;还包括连接在三级级联反向器的第二级反向器和第三级反向器之间的偏置电路。此种电路将用于控制运放稳定性和精度的偏置电压直接加在第三级反向器的栅极,与第二级反向器输出用电容隔开,在复位相,第二级输出与第三级输入分别设置直流偏置电压,在工作相,将第二级输出与第三级输入通过电容交流耦合,可避免工艺、电源电压变化造成的偏置大小改变,从而提高环路运放的稳定性和精度。

    应用于单端SAR ADC的电容失配校准电路及其校准方法

    公开(公告)号:CN104917527B

    公开(公告)日:2017-12-05

    申请号:CN201510374237.0

    申请日:2015-06-30

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于单端SAR ADC电容失配校准方法,可以校准SAR ADC的电容失配所引起的误差。该方法在模拟域只需要插入两对冗余电容,在数字域进行电容失配的补偿。其中含有两对冗余点电容的二进制电容DAC包括分段二进制电容DAC以及插入在分段电容MSB段最低位Cj的冗余电容Cjr+,Cjr‑,以及插入在LSB段中的冗余电容Cqr+,Cqr‑。冗余位计算模块将所插入的冗余位加入与其他正常位计算成N‑bit的有效输出。电容失配校准模块对输出结果进行电容失配的补偿。该校准方法在传统的SAR ADC结构中只加入了两对冗余电容,失配补偿的计算在数字域中进行,从而减小版图面积,以及模拟电路复杂度。

    一种具有极低泄露电流的带隙基准启动电路

    公开(公告)号:CN105511540B

    公开(公告)日:2017-05-10

    申请号:CN201610003613.X

    申请日:2016-01-04

    Applicant: 东南大学

    Abstract: 本发明公开了一种具有极低泄露电流的带隙基准启动电路,包括高长宽比PMOS管、电流镜和NMOS开关,将高长宽比PMOS管作为电阻使用,NMOS开关与带隙基准核心电路的输入端相连,电流镜与带隙基准核心电路的输出端相连。本发明采用NMOS开关,开启速度比PMOS开关快;带隙基准电路正常工作后,NMOS开关关断,NMOS的栅源电压为负电压,从而关断效果更明显,在任何工艺角和温度下泄漏电流都在皮安级别以下,对基准源电流失配影响可以忽略,启动电路中的其它支路仍处于导通状态,但此时启动电路静态电流很小;用PMOS管电阻代替常规无源电阻,节省芯片面积。

    一种穿膜肽修饰的柔性纳米磁链及其制备方法

    公开(公告)号:CN118380222A

    公开(公告)日:2024-07-23

    申请号:CN202410460251.1

    申请日:2024-04-17

    Applicant: 东南大学

    Abstract: 本发明公开了一种穿膜肽修饰的柔性纳米磁链,所述柔性纳米磁链以呈线形排列的磁性纳米粒子为内核,在呈线形排列的磁性纳米粒子外包覆有穿膜肽修饰的聚合物壳层。本发明还公开了上述柔性纳米磁链的制备方法。本发明柔性纳米磁链能够解决现有常规磁性纳米粒子在胞外囊泡捕获存在的缺点,能够提高复杂微量生物体液中胞外囊泡的捕获效率,实现快速、高特异性、高产率的富集胞外囊泡。

    金纳米壳探针的SERS活性基底及其制备方法和应用

    公开(公告)号:CN107389650B

    公开(公告)日:2020-10-02

    申请号:CN201710433350.0

    申请日:2017-06-09

    Applicant: 东南大学

    Inventor: 董健 孙杰 钱卫平

    Abstract: 本发明公开了金纳米壳探针的SERS活性基底,所述金纳米壳探针的SERS活性基底是将具有氧化还原响应分子的金纳米壳探针修饰到敷料表面而获得的基底。本发明还公开了金纳米壳探针的SERS活性基底的制备方法和应用。本发明基于现有敷料的纳米探针修饰,通过原位、在体、无创的方法获取创伤修复过程中氧化还原态,具有成本低、快速、简便、可重复等优点。

    一种部分分裂流水线逐次逼近型ADC数字电路

    公开(公告)号:CN109412593A

    公开(公告)日:2019-03-01

    申请号:CN201811036460.4

    申请日:2018-09-06

    Applicant: 东南大学

    Abstract: 本发明公开了一种部分分裂流水线逐次逼近型ADC数字校准电路,属于基本电子电路的技术领域,尤其涉及流水线-逐次逼近型模数转换器的后台校准方法。整体架构由两级逐次逼近型ADC构成,前级包括DAC模块、比较器模块、近似检测器和SAR逻辑模块,后级包括两个相同的分离ADC,两级之间通过余量放大器模块连接。通过采用后级分离ADC结构并将输出码作差的方式,在数字域实现了一种DAC实际位权重的校准方法。电路结构简单,显著改善由电容失配和运放有限增益导致的信噪失真比下降,提高ADC整体转换精度,优化电路性能。

    金纳米壳探针的SERS活性基底及其制备方法和应用

    公开(公告)号:CN107389650A

    公开(公告)日:2017-11-24

    申请号:CN201710433350.0

    申请日:2017-06-09

    Applicant: 东南大学

    Inventor: 董健 孙杰 钱卫平

    CPC classification number: G01N21/658

    Abstract: 本发明公开了金纳米壳探针的SERS活性基底,所述金纳米壳探针的SERS活性基底是将具有氧化还原响应分子的金纳米壳探针修饰到敷料表面而获得的基底。本发明还公开了金纳米壳探针的SERS活性基底的制备方法和应用。本发明基于现有敷料的纳米探针修饰,通过原位、在体、无创的方法获取创伤修复过程中氧化还原态,具有成本低、快速、简便、可重复等优点。

Patent Agency Ranking