-
公开(公告)号:CN118708535A
公开(公告)日:2024-09-27
申请号:CN202410939310.3
申请日:2024-07-12
摘要: 本申请公开了一种FPGA及RAM操作方法、系统、设备、介质,涉及芯片技术领域,FPGA包括串行接口,用于与FPGA外部的控制端相连接,接收控制端传输的目标指令,目标指令用于对目标RAM进行操作;与串行接口连接的RAM控制中心,用于在FPGA的各个RAM中确定出目标RAM,根据目标指令对目标RAM进行操作;与RAM控制中心连接的各个RAM。本申请中,FPGA外部的控制端可以通过串行接口将目标指令发送至RAM控制中心,从而使得RAM控制中心可以根据目标指令对目标RAM进行操作,实现了根据控制端的需求对FPGA中的RAM进行操作,提高了对FPGA中RAM进行操作的灵活性。
-
公开(公告)号:CN118409889A
公开(公告)日:2024-07-30
申请号:CN202410545855.6
申请日:2024-04-30
摘要: 本发明公开了一种系统级芯片的异常处理方法、装置、设备及介质,涉及集成芯片技术领域。该方法将同步属性的异常事件和异步属性的异常事件进行区分,此时,同步异常对应的同步异常源能够通过中断状态寄存器生成中断信号;并根据中断信号得到中断输出信号,传输中断输出信号至中断控制器,以便于根据中断输出信号进行同步异常处理,异步异常对应的异步异常源能够生成先入先出队列,并传输先入先出队列至内存中,以便于根据先入先出队列进行异步异常处理,此时同步异常源和异步异常源分别具有不同的异常处理方式,无需停止系统级芯片当前正在进行的进程,由此实现了提高异常处理效率。
-
公开(公告)号:CN116991584A
公开(公告)日:2023-11-03
申请号:CN202311013254.2
申请日:2023-08-11
摘要: 本发明涉及硬件加速领域,公开了一种资源分配系统及其控制方法、装置、介质和硬件加速引擎,包括:仲裁装置和请求代理芯片;仲裁装置与存储设备连接,以获取资源池信息;仲裁装置用于根据资源请求信息和资源池信息确定待分配计算资源,其中,资源请求信息为请求代理芯片生成的信息;请求代理芯片的输入侧与仲裁装置连接,以获取待分配计算资源,请求代理芯片的输出侧与固件申请接口和硬件申请接口均连接,以通过固件申请接口和硬件申请接口将待分配计算资源分配至固件和/或硬件。本发明通过仲裁装置根据请求代理芯片生成的资源请求信息和资源池信息,将存储单元的计算资源分配给固件和硬件,提高系统的计算资源利用率和系统的工作效率。
-
-