-
公开(公告)号：CN101926182B
公开(公告)日：2013-08-21
申请号：CN200880126084.6
申请日：2008-11-18
Applicant: 三菱电机株式会社
IPC: H04S5/00
CPC classification number: H04S3/002 , H04R3/14 , H04R2499/13
Abstract: 本发明的频带分割时间校正信号处理装置2包括：频带分割电路211，该频带分割电路211从输入信号中提取高频带分量或低频带分量的信号后，提取从输入信号中减去提取出的高频带分量或低频带分量的信号后的、低频带分量或高频带分量的信号；延迟电路212，该延迟电路212使得由频带分割电路211输出的高频带分量、及低频带分量的信号中的至少一个信号发生延迟，以用于调整声音的到达时间；及混频电路213，该混频电路213对由延迟电路212输出的高频带分量或低频带分量的信号、和由频带分割电路211输出的低频带分量或高频带分量的信号进行合成。
-
公开(公告)号：CN102113049B
公开(公告)日：2012-11-21
申请号：CN200980130772.4
申请日：2009-09-24
Applicant: 三菱电机株式会社
CPC classification number: H04N21/44004 , G11B20/10009 , G11B20/10037 , G11B20/10222 , G11B20/1024 , G11B20/10379 , G11B20/10398 , G11B20/225 , G11B27/038 , G11B2220/2545 , H04N9/896 , H04N21/23406 , H04N21/42646 , H04N21/4305
Abstract: 本发明在信号接收装置(2)中，设置存储器电路(22)，对于从信号发送装置(1)发送来的数字输入信号中包含的数据，其写入是根据使用PLL电路(21)从接收到的数字输入信号中分离生成的时钟来进行的，其读出是根据来自基准时钟产生电路(24)的晶体精度的基准时钟来进行的。这里，为了对时钟和基准时钟的偏差进行校正以再现数字输入信号，对时钟之间的偏差进行检测，在信号接收装置(2)相比于信号发送装置(1)产生延迟的情况下，对数字输入信号中包含的数据进行抽取，在超前的情况下，对根据前后的数字输入信号所生成的信号进行插值。
-
Patent Agency Ranking
公开(公告)号：CN101926182A
公开(公告)日：2010-12-22
申请号：CN200880126084.6
申请日：2008-11-18
Applicant: 三菱电机株式会社
CPC classification number: H04S3/002 , H04R3/14 , H04R2499/13
Abstract: 本发明的频带分割时间校正信号处理装置2包括：频带分割电路211，该频带分割电路211从输入信号中提取高频带分量或低频带分量的信号后，提取从输入信号中减去提取出的高频带分量或低频带分量的信号后的、低频带分量或高频带分量的信号；延迟电路212，该延迟电路212使得由频带分割电路211输出的高频带分量、及低频带分量的信号中的至少一个信号发生延迟，以用于调整声音的到达时间；及混频电路213，该混频电路213对由延迟电路212输出的高频带分量或低频带分量的信号、和由频带分割电路211输出的低频带分量或高频带分量的信号进行合成。
-
-
-
公开(公告)号：CN1277351C
公开(公告)日：2006-09-27
申请号：CN03164888.6
申请日：2003-09-30
Applicant: 三菱电机株式会社
IPC: H03F3/217
CPC classification number: H03F3/217 , H03F2200/331
Abstract: 在一个第一积分器(21)和一个第二积分器(24)中分别对脉冲调制器(1)输出的脉冲调制信号(ei)以及含有电源开关(3)导致的失真的反馈信号(ef)进行积分，并分别输入给比较器(25或29)的输入端，从而生成一个校正信号(Vc)。
-
-
-
-
-
-
Search Results
17
records
(took 0.025 seconds)
