-
公开(公告)号：CN106200760A
公开(公告)日：2016-12-07
申请号：CN201610362235.4
申请日：2016-05-26
Applicant: 三星电子株式会社
Abstract: 提供一种时钟管理电路、一种芯片上系统以及一种时钟管理的方法。时钟管理电路包括第一主时钟控制器，其中，第一主时钟控制器被配置为基于接收的第一时钟请求，将第一命令经由第一通道提供给第一从时钟控制器。时钟管理电路还包括第一从时钟控制器，其中，第一从时钟控制器被配置为基于第一命令来控制输出第一时钟信号。
-
公开(公告)号：CN103425621A
公开(公告)日：2013-12-04
申请号：CN201310181327.9
申请日：2013-05-16
Applicant: 三星电子株式会社
IPC: G06F15/167
CPC classification number: G06F12/14 , G06F1/3253 , G06F1/3275 , G06F3/0655 , G06F13/1663 , G06F13/1668 , G06F2213/0038 , Y02D10/13 , Y02D10/14 , Y02D10/151 , Y02D50/20
Abstract: 提供了包括经由芯片对芯片链接提供对共享存储器的存取的片上系统（SoC）的电子系统。该电子系统包括存储器设备、第一半导体器件、以及第二半导体器件。第一半导体器件包括第一中央处理单元（CPU）和存储器存取路径，该存储器存储路径被配置为启用对存储器设备的存取。第二半导体器件被配置为经由第一半导体器件的存储器存取路径对存储器设备进行存取。当存储器存取路径激活并且第一CPU未激活时，第二半导体器件被准许对存储器设备进行存取，并且存储器存取路径被配置为变为激活而无需第一CPU的介入。
-
-
公开(公告)号：CN110889498A
公开(公告)日：2020-03-17
申请号：CN201910620693.7
申请日：2019-07-10
Applicant: 三星电子株式会社
IPC: G06N3/063
Abstract: 一种集成电路、神经网络处理器、神经网络装置以及数据处理方法。集成电路包含于用于执行神经网络运算的装置中，所述集成电路包括：缓冲器，被配置成以各自包含至少一个特征的胞元为单位来存储特征图数据，其中所述特征图数据是在所述神经网络运算中使用；以及多路复用电路，被配置成从所述缓冲器接收所述特征图数据，并通过提取包含于所接收的所述特征图数据中多个胞元内的特征中的一者的特征数据来输出所提取数据，所述特征各自对应于相同坐标值。
-
公开(公告)号：CN108319326A
公开(公告)日：2018-07-24
申请号：CN201710600073.8
申请日：2017-07-21
Applicant: 三星电子株式会社
IPC: G06F1/06
CPC classification number: G06F1/06
Abstract: 本发明提供了一种半导体装置，该半导体装置包括：第一时钟产生电路，其包括第一控制电路和第一时钟门控电路；第一信道管理电路，其根据全握手方法与第一时钟产生电路通信；第二时钟产生电路，其包括第二控制电路和第二时钟门控电路；以及第二信道管理电路，其根据全握手方法与第二时钟产生电路通信。第一时钟门控电路输出第一时钟，并且第二时钟门控电路输出与第一时钟不同的第二时钟。
-
Patent Agency Ranking
公开(公告)号：CN108268086A
公开(公告)日：2018-07-10
申请号：CN201710617460.2
申请日：2017-07-26
Applicant: 三星电子株式会社
CPC classification number: G06F1/06 , G06F1/08 , G06F1/3228 , G06F1/3237
Abstract: 本申请提供了一种半导体装置、一种半导体系统以及一种操作半导体装置的方法。半导体装置包括第一知识产权块，其包括功能单元和接口单元；第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其将第一时钟请求发送至第一时钟控制电路，并控制从第一时钟源接收时钟信号的第二时钟源；以及信道管理电路，其配置为响应于从第一知识产权块接收到的时钟停止请求，向第二时钟控制电路发送第二时钟请求；其中功能单元控制第一知识产权块的操作，并且接口单元接收从电连接至第一知识产权块的第二知识产权块提供的第一信号，并且将第一信号提供给功能单元。
-
公开(公告)号：CN108268085A
公开(公告)日：2018-07-10
申请号：CN201710608460.6
申请日：2017-07-24
Applicant: 三星电子株式会社
IPC: G06F1/06
CPC classification number: G06F1/06
Abstract: 本发明提供一种半导体装置，其包括时钟管理单元。时钟管理单元包含：第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到第一时钟控制电路并且控制第二时钟源；以及时钟管理单元控制器。第二时钟控制电路从第一时钟源中接收时钟信号。功率管理单元将功率管理单元时钟请求发送到时钟管理单元控制器。时钟管理单元响应于功率管理单元时钟请求将时钟信号提供到知识产权块。本发明以硬件方面控制时钟管理单元的各种时钟源。因此，半导体装置的性能增强，并且在其中实施通过硬件的时钟信号控制的系统中执行功率管理。
-
公开(公告)号：CN103425621B
公开(公告)日：2018-02-16
申请号：CN201310181327.9
申请日：2013-05-16
Applicant: 三星电子株式会社
IPC: G06F15/167
CPC classification number: G06F12/14 , G06F1/3253 , G06F1/3275 , G06F3/0655 , G06F13/1663 , G06F13/1668 , G06F2213/0038 , Y02D10/13 , Y02D10/14 , Y02D10/151 , Y02D50/20
Abstract: 提供了包括经由芯片对芯片链接提供对共享存储器的存取的片上系统（SoC）的电子系统。该电子系统包括存储器设备、第一半导体器件、以及第二半导体器件。第一半导体器件包括第一中央处理单元（CPU）和存储器存取路径，该存储器存储路径被配置为启用对存储器设备的存取。第二半导体器件被配置为经由第一半导体器件的存储器存取路径对存储器设备进行存取。当存储器存取路径激活并且第一CPU未激活时，第二半导体器件被准许对存储器设备进行存取，并且存储器存取路径被配置为变为激活而无需第一CPU的介入。
-
公开(公告)号：CN106972842A
公开(公告)日：2017-07-21
申请号：CN201610916386.X
申请日：2016-10-20
Applicant: 三星电子株式会社
IPC: H03K5/1252
CPC classification number: H03K5/135 , H03K5/05 , H03K19/20 , H03K2005/00078 , H03K2005/00234 , H03K5/1252
Abstract: 提供了具有偏斜校正功能的时钟生成电路和包括其的半导体集成电路装置。时钟选通电路包括：时钟选通电路，被配置为基于第一波形信号选通输入时钟信号以生成第一输出信号；触发器，被配置为接收所述输入时钟信号和所述第二波形信号，并生成第二输出信号，以及或电路，被配置为对所述第一输出信号和所述第二输出信号执行或操作，以生成周期是所述输入时钟信号周期的N倍的输出时钟信号。
-
公开(公告)号：CN108345351B
公开(公告)日：2024-12-31
申请号：CN201710608445.1
申请日：2017-07-24
Applicant: 三星电子株式会社
Abstract: 本发明提供一种片上系统、一种时钟门控组件、一种时钟多路复用器组件以及一种时钟分频组件。片上系统包含多个知识产权块和时钟管理单元，时钟管理单元被配置成对知识产权块中的至少一个执行时钟门控。知识产权块和时钟管理单元使用完全握手方法彼此连接。完整握手方法可以包含以下项中的至少一个：知识产权块将请求信号发送到时钟管理单元以开始提供时钟信号或停止提供时钟信号；以及响应于接收请求信号，时钟管理单元将确认信号发送到对应知识产权块。本发明的片上系统的消耗功率低，且本发明的驱动片上系统的方法可以防止片上系统消耗太多功率。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.045 seconds)
