-
公开(公告)号：CN110379776B
公开(公告)日：2021-07-06
申请号：CN201811375002.3
申请日：2018-11-19
申请人： 力成科技股份有限公司
IPC分类号： H01L23/31 , H01L23/522 , H01L21/56
摘要： 本发明提供一种封装结构及其制造方法，所述封装结构包括晶粒、密封体、阻挡结构以及重布线路结构。晶粒具有主动面及相对于主动面的背面。密封体密封晶粒的侧壁。密封体具有第一表面及相对于第一表面的第二表面。第一表面与晶粒的背面共面。第二表面与晶粒的主动面位于不同的水平高度。阻挡结构配置于晶粒的主动面上。阻挡结构的顶面基本上与密封体的第二表面共面。重布线路结构位于密封体、阻挡结构及晶粒上。重布线路结构电性连接至晶粒。
-
公开(公告)号：CN112563216A
公开(公告)日：2021-03-26
申请号：CN201911041630.2
申请日：2019-10-30
申请人： 力成科技股份有限公司
IPC分类号： H01L23/31 , H01L27/146
摘要： 本发明提供一种具有图样坝层的晶片封装结构，包含：基板，作为晶片封装结构的底层支撑结构；裸晶晶粒，设置于基板的一上表面，裸晶晶粒具有多个感测主动区；坝层，迭置于基板的上表面上并覆盖裸晶晶粒，坝层具有一开放井结构，位于多个感测主动区上方，开放井结构包含多个支柱，分布于裸晶晶粒上且由裸晶晶粒支撑，于多个支柱间形成多个开口，多个开口分别对应多个感测主动区的位置。本发明将光敏感材料涂布或贴于基板上作为坝层，坝层以光刻制造工艺或机械加工的方式形成开放井结构，开放井结构具有对应裸晶晶粒的感测主动区的图样的多个开口以及支柱，以于裸晶晶粒上对上层的保护玻璃具有更好的支撑，从而强化整体封装结构避免发生坝层破裂。
-
公开(公告)号：CN110021572B
公开(公告)日：2021-03-23
申请号：CN201810886640.5
申请日：2018-08-06
申请人： 力成科技股份有限公司
摘要： 本发明为一种堆叠式封装结构及其制造方法，该堆叠式封装结构包含有数个堆叠于基座的晶片封装结构，各晶片封装结构具有成形于主动面的外导电元件，各外导电元件具有一切割端缘外露于晶片封装结构的一侧边，侧边导线贯穿成形于封装材并与晶片封装结构的切割端缘形成电连接，基座中设有内连接结构以使侧边导线与外接端子形成电连接，因此，简化了形成电连接的制程以提升堆叠式封装结构的制程的可靠度及UPH(每小时产出率)。
-
公开(公告)号：CN112397475A
公开(公告)日：2021-02-23
申请号：CN201910875550.0
申请日：2019-09-17
申请人： 力成科技股份有限公司
IPC分类号： H01L23/498 , H01L23/48 , H01L23/31
摘要： 本发明提供一种具有微细间距硅穿孔封装的扇出型封装晶片结构及单元。该具有微细间距硅穿孔封装的扇出型封装晶片结构将硅工艺的硅中介层设置于下层的封装单元内，作为上层的封装单元与底层的基板之间的电连接。依据上层封装单元的扇出接点的设计分布，以一个或多个局部配置硅中介层于下层封装单元的半导体晶粒侧边，可满足对于高阶晶片更不受限制的设计需求。
-
公开(公告)号：CN111816645A
公开(公告)日：2020-10-23
申请号：CN201910998093.4
申请日：2019-10-21
申请人： 力成科技股份有限公司
摘要： 本发明提供一种天线整合式封装结构，其包括芯片封装件以及天线元件。天线元件配置于芯片封装件上。芯片封装件包括芯片、密封体、线路层以及导电连接件。密封体至少直接覆盖芯片的背面。线路层，位于密封体上且电连接于芯片。导电连接件，贯穿密封体且电连接于线路层。天线元件包括介电体、耦合层以及天线层。介电体具有第一介电表面及相对于第一介电表面的第二介电表面。耦合层位于介电体的第二介电表面上。天线层位于介电体的第一介电表面上。天线层电连接于导电连接件。一种天线整合式封装结构的制造方法亦被提出。
-
公开(公告)号：CN111816644A
公开(公告)日：2020-10-23
申请号：CN201910664026.9
申请日：2019-07-23
申请人： 力成科技股份有限公司
摘要： 本发明提供一种天线整合式封装结构及其制造方法，天线整合式封装结构包括芯片、线路层、密封体、耦合端、绝缘层、导电连接件、介电基板以及天线。线路层电性连接于芯片。密封体位于线路层上且包覆芯片。天线位于密封体上。绝缘层覆盖天线。绝缘层未暴露于外部。导电连接件贯穿密封体。天线通过导电连接件电性连接至线路层。介电基板位于密封体上且覆盖天线。耦合端配置于介电基板上。
-
公开(公告)号：CN107978570B
公开(公告)日：2020-08-11
申请号：CN201710975918.1
申请日：2017-10-19
申请人： 力成科技股份有限公司
摘要： 本发明提供一种芯片封装结构及其制造方法。芯片封装结构包括重布线路层、至少一芯片、补强框、密封体以及多个焊球。重布线路层包括彼此相对的第一表面以及第二表面。芯片配置在第一表面上且与重布线路层电性连接。补强框配置在第一表面上且包括至少一贯穿槽。芯片配置于贯穿槽中，且补强框的刚性大于重布线路层的刚性。密封体密封芯片以及补强框且覆盖第一表面。焊球配置在第二表面上且与重布线路层电性连接。
-
公开(公告)号：CN109560068B
公开(公告)日：2020-05-19
申请号：CN201711225187.5
申请日：2017-11-29
申请人： 力成科技股份有限公司
IPC分类号： H01L23/552 , H01L23/367
摘要： 一种封装结构，其包括晶粒、多个第一导电连接件、与晶粒绝缘的第二导电连接件、重布线路层以及导电屏蔽件。晶粒包括主动面、背面以及侧壁，背面相对于主动面，侧壁将主动面连接至背面。第一导电连接件位于晶粒的主动面上，且第一导电连接件电连接至晶粒。第二导电连接件位于晶粒上且位于第一导电连接件旁边。重布线路层位于晶粒上且电连接至第一导电连接件以及第二导电连接件。导电屏蔽件耦合至重布线路层且围绕第二导电连接件以及至少部分的侧壁。晶粒与导电屏蔽件电性绝缘。一种芯片结构也被提出。
-
公开(公告)号：CN111009502A
公开(公告)日：2020-04-14
申请号：CN201811234667.2
申请日：2018-10-23
申请人： 力成科技股份有限公司
摘要： 本发明涉及一种双面扇出型层叠封装结构及其封装方法，使一第一及第二芯片的第一及第二有源面相对且错开叠合，该第一芯片的第一接点与该第二芯片的第二接点分别位在二相对侧并分别朝相反方向外露，即该些第一接点朝向位在该第二芯片上的一第一重布线层，故以第一连接线电性连接至该第一重布线层，而该些第二接点朝向位在该第一芯片下的该第二重布线层，故以第二连接线电性连接至该第二重布线层；如此，该第一及第二芯片的第一及第二接点即不会外露于同一侧，也不会都朝向单一重布线层，随着第一及第二芯片数量增加，即可有效抑制尺寸的增加。
-
公开(公告)号：CN107808857B
公开(公告)日：2020-03-13
申请号：CN201710692268.X
申请日：2017-08-14
申请人： 力成科技股份有限公司
摘要： 本发明提供一种芯片封装结构，其包括芯片、密封体、第一介电层以及第一图案化线路层。芯片包括主动面以及位于主动面上的多个接垫。密封体包覆芯片且暴露主动面，其中密封体包括凹面以及相对于凹面的背面，凹面暴露主动面且向背面凹陷。介电层覆盖凹面以及主动面，且包括暴露接垫的多个开口，其中开口包括斜侧面，且斜侧面以及主动面之间所构成的夹角为锐角。图案化线路层位于介电层上，且通过开口与接垫电性连接。另外，一种芯片封装结构的制造方法亦被提出。
-
-
-
-
-
-
-
-
-
搜索结果
365 条记录 (耗时 0.065 秒)
