用于神经网络处理器的浮点乘法器及浮点数乘法

    公开(公告)号:CN107291419A

    公开(公告)日:2017-10-24

    申请号:CN201710311728.X

    申请日:2017-05-05

    CPC classification number: G06F7/57 G06N3/02

    Abstract: 本发明公开了用于神经网络处理器的浮点乘法器及浮点数乘法。该浮点乘法器对待相乘的两个操作数的尾数进行匹配以选择不同的操作模式来获得乘积的尾数,在两个操作数的尾数高四位相匹配时直接输出其中一个操作数的尾数,在两个操作数的尾数高三位相匹配时先截取这两个操作数的尾数的部分位并在所截取的数的高位处补1,然后再进行乘法计算并输出结果,如果不满足上述条件才对这两个操作数的尾数进行乘法运算以得到所述乘积的尾数。该浮点乘法器在执行乘法操作时采用近似计算和精确计算结合的方式,采用数据替换和部分位相乘等具有较低能量损耗的工作在不牺牲较大工作精度的同时提高了乘法操作的工作能效,也使得神经网络处理系统性能更加高效。

    一种基于模式频率统计编码的神经网络处理器及设计方法

    公开(公告)号:CN107092961A

    公开(公告)日:2017-08-25

    申请号:CN201710178680.X

    申请日:2017-03-23

    CPC classification number: G06N3/063

    Abstract: 本发明提出一种基于模式频率统计编码的神经网络处理器及设计方法,涉及神经网络模型计算的硬件加速技术领域,该处理器包括至少一存储单元,用于存储操作指令与运算数据;至少一计算单元,用于执行神经网络计算;以及控制单元,与至少一存储单元、所述至少一计算单元相连,用于经由所述至少一存储单元获得所述至少一存储单元存储的操作指令,并且解析所述操作指令以控制所述至少一计算单元;至少一个数据压缩单元,其中每个所述数据压缩单元与所述至少一计算单元相连,用于压缩根据所述运算数据获取的计算结果,并基于模式频率统计重新编码;至少一数据解压单元,其中每个所述数据解压单元与所述至少一个计算单元相连,用于解压被压缩的运算数据。

    一种基于权重压缩的神经网络处理器、设计方法、芯片

    公开(公告)号:CN106529670A

    公开(公告)日:2017-03-22

    申请号:CN201610958305.2

    申请日:2016-10-27

    CPC classification number: G06N3/063

    Abstract: 本发明提出一种基于权重压缩的神经网络处理器、设计方法、芯片,该处理器包括至少一个存储单元,用于存储操作指令与参与计算的数据;至少一个存储单元控制器,用于对所述存储单元进行控制;至少一个计算单元,用于执行神经网络的计算操作;控制单元,与所述存储单元控制器与所述计算单元相连,用于经由所述存储单元控制器获得所述存储单元存储的指令,并且解析所述指令以控制所述计算单元;至少一个权重检索单元,用于对权重进行检索,其中每个所述权重检索单元与所述计算单元相连,保证被压缩的权重与对应数据正确运算。本发明降低了神经网络处理器中权重资源的占用,提高了运算速度,提升了能量效率。

Patent Agency Ranking