-
公开(公告)号：CN104717466B
公开(公告)日：2018-09-21
申请号：CN201510067059.7
申请日：2015-02-09
申请人： 深圳市振华微电子有限公司 , 中国振华(集团)科技股份有限公司
摘要： 本发明涉及一种基于FPGA的HD‑SDI视频处理板，包括FPGA芯片，FPGA芯片包括GTX IP硬核、多通道数据采集模块、图像压缩模块、UDP打包模块、以太网控制器、AXI总线，GTX IP硬核接收视频信号并输出至多通道数据采集模块进行解码，再经过图像压缩模块进行压缩处理，通过UDP打包模块进行封装，最后通过以太网控制器输出，从而在FPGA芯片上完成HD‑SDI视频信号的采集、解码、压缩、传输的功能。
-
公开(公告)号：CN107785150A
公开(公告)日：2018-03-09
申请号：CN201711042387.7
申请日：2017-10-31
申请人： 深圳振华富电子有限公司 , 中国振华(集团)科技股份有限公司
CPC分类号： H01F17/045 , H01F3/14 , H01F27/292 , H01F27/306
摘要： 本发明提供了一种高可靠大功率贴片式电感器，属于电感器技术领域，包括磁芯、环形线圈和端极片，环形线圈置于磁芯的空腔中，环形线圈的引出端通过磁芯导孔引出并与端极片相连接和导通，环形线圈与磁芯中柱进行同轴心配合，并且主要依靠磁芯的约束作用将其固定在磁芯空腔内。本发明提供的高可靠大功率贴片式电感器，由于磁芯的中柱高于磁壁，因此两个磁芯配合之后，在两个磁壁之间存在气隙。通过调节磁壁的高度，则可实现对磁壁气隙的控制，从而能够实现对电感量、耐电流性能和抗磁饱和强度的控制，从而制成大电流、大功率电感器。其具有可靠性高、功率大、体积小等特点，可用于集成电路的电源回路和大功率模块，从而实现集成电路的小型化。
-
公开(公告)号：CN107525950A
公开(公告)日：2017-12-29
申请号：CN201710608085.5
申请日：2017-07-24
申请人： 深圳振华富电子有限公司 , 中国振华(集团)科技股份有限公司
IPC分类号： G01R1/04
CPC分类号： G01R1/04
摘要： 一种保护模具，包括左侧挡板、右侧挡板、前挡板、后挡板及上挡板，左侧挡板和右侧挡板相对设置，前挡板和后挡板相对设置，左侧挡板、前挡板、右侧挡板和后挡板依次顺序首尾连接围成一操作区，上挡板的四侧边分别与左侧挡板、前挡板、右侧挡板和后挡板连接。上述保护模具，通过设置操作区，在操作区对小型元器件产品的测试过程中，左侧挡板、右侧挡板、前挡板、后挡板及上挡板能够对产品提供一定的保护作用，在夹子夹飞产品或者测试夹具夹飞产品时，各挡板能够起到一定的遮挡作用，从而减少产品在被夹飞掉落或者摔落至地面过程中容易出现产品损坏的问题。
-
公开(公告)号：CN105428002B
公开(公告)日：2017-12-05
申请号：CN201610006245.4
申请日：2016-01-06
申请人： 深圳振华富电子有限公司 , 中国振华(集团)科技股份有限公司
IPC分类号： H01F17/00 , H01F27/29 , H01F10/20 , H01F41/16 , C04B35/26 , C04B35/632 , C04B35/634
摘要： 本发明涉及一种片式电感器及其制备方法和应用。一种片式电感器的制备方法，包括如下步骤：在第一铁氧体基板上形成具有第一电极槽的第一铁氧体层，并在第一电极槽内形成第一电极；在第一电极上形成电连接件；使用铁氧体浆料在第一铁氧体层上形成介质膜层，电连接件穿设于介质膜层；使用非磁性隔断浆料在介质膜层上形成非磁性隔断层，电连接件穿设于非磁性隔断层；在非磁性隔断层上形成具有第二电极槽的第二铁氧体层，并在第二电极槽内形成第二电极，且第二电极与电连接件电连接；在第二铁氧体层上层叠第二铁氧体基板，得到半成品；将半成品烧结，得到片式电感器。上述片式电感器的制备方法能够有效地提高片式电感器的直流叠加特性和可靠性。
-
公开(公告)号：CN107039734A
公开(公告)日：2017-08-11
申请号：CN201610404705.9
申请日：2016-06-08
申请人： 深圳振华富电子有限公司 , 中国振华(集团)科技股份有限公司
摘要： 本发明提供一种叠层片式功率分配模块，包括输入电极、输出电极、上盖、下盖以及中间层，中间层包括叠层设置的旁路电容内电极、功率分配线圈及耦合电容内电极，功率分配线圈的数量至少为两个且相互并联；旁路电容内电极的一端连接功率分配线圈的公共端，另一端接地；功率分配线圈的公共端连接输入电极，每个功率分配线圈的非公共端连接一输出电极；每两个并联的功率分配线圈的非公共端之间连接一耦合电容内电极。本发明在上盖和下盖之间叠层制作旁路电容内电极、功率分配线圈和耦合电容内电极，整体产品高度集成、体积小、便于装配、焊接性好、适合高密度表面贴装，插入损耗小、隔离度高、相位平衡及幅度平衡性优，既满足装配要求又满足电性能要求。
-
公开(公告)号：CN107039733A
公开(公告)日：2017-08-11
申请号：CN201610402227.8
申请日：2016-06-08
申请人： 深圳振华富电子有限公司 , 中国振华(集团)科技股份有限公司
摘要： 本发明提供一种叠层片式功率分配模块，包括输入电极、输出电极、上盖、下盖及中间层，中间层包括旁路电容内电极、功率分配线圈及耦合电容内电极，功率分配线圈的数量至少为两个且相互并联；旁路电容内电极的一端连接功率分配线圈的公共端，另一端接地；功率分配线圈的公共端连接输入电极，每个功率分配线圈的非公共端连接一输出电极；每两个并联的功率分配线圈的非公共端之间连接一耦合电容内电极以及一隔离电阻，隔离电阻设于上盖的安装槽中且与输出电极连接。本发明在上盖和下盖之间叠层制作旁路电容内电极、功率分配线圈和耦合电容内电极，产品高度集成、焊接性好、适合高密度表面贴装，插入损耗小、相位及幅度平衡性优，满足装配及电性能要求。
-
公开(公告)号：CN107017209A
公开(公告)日：2017-08-04
申请号：CN201710216089.9
申请日：2017-04-01
申请人： 深圳振华富电子有限公司 , 中国振华(集团)科技股份有限公司
IPC分类号： H01L23/15 , H01L23/492
CPC分类号： H01L23/15 , H01L23/4924
摘要： 本发明涉及一种绕线型电子元件及其陶瓷底板。一种陶瓷底板，用于在绕线型电子元件制造中固定所述电子元件的本体；所述陶瓷底板包括陶瓷介质层，所述陶瓷介质层的第一表面和第二表面分别设置有焊盘，所述第一表面和所述第二表面为所述陶瓷介质层的两个相对面；所述陶瓷底板上垂直于所述第一表面和所述第二表面的侧面上设置有焊接槽；所述焊接槽与所述第二表面的焊盘连接，且所述焊接槽与所述第一表面的焊盘不连接。上述陶瓷底板，在陶瓷底板垂直与第一表面和第二表面的侧面上设置有焊接槽，因此增加了陶瓷底板的焊接性。
-
公开(公告)号：CN106897640A
公开(公告)日：2017-06-27
申请号：CN201510957135.1
申请日：2015-12-18
申请人： 深圳市振华微电子有限公司 , 中国振华(集团)科技股份有限公司
摘要： 本发明提供的管用分离计算机加密锁包括插接在计算机的主板与硬盘之间的加密板、插接在所述加密板上与所述加密板进行实时身份认证的电子钥匙；所述电子钥匙与所述加密板进行实时的身份认证及固件防拷贝检测，并对进出电子钥匙与加密板之间的数据进行加密；在完成身份认证及固件防拷贝检测后，所述电子钥匙将内部保存的部分用户密钥列表与加密板上的部分用户密钥列表组合，并从密钥列表中根据硬盘的存储分区的不同随机的选出部分用户密钥对进出硬盘的数据进行加解密。本发明的计算机加密锁安全度高，固件不会被拷贝，硬盘中加密的数据以及电子钥匙与加密板通信数据经过加密，不会被破解，保密程度高。
-
公开(公告)号：CN106653275A
公开(公告)日：2017-05-10
申请号：CN201610820571.9
申请日：2016-09-13
申请人： 深圳振华富电子有限公司 , 中国振华(集团)科技股份有限公司
IPC分类号： H01F1/37 , H01F41/02 , C04B35/26 , C04B35/622
CPC分类号： H01F1/37 , C04B35/265 , C04B35/622 , C04B2235/3217 , C04B2235/3244 , C04B2235/3409 , C04B2235/3418 , H01F1/344 , H01F41/0233
摘要： 本发明涉及一种叠层片式磁珠及其制备方法，该叠层片式磁珠的制备方法包括如下步骤：提供多个坯片，将多个坯片分别印刷后层压，得到生坯，其中，每个坯片包括镍铜锌铁氧体粉料和助烧剂，按照摩尔百分含量，助烧剂包括48mol％～70mol％的三氧化二硼、12mol％～25mol％的二氧化硅、10mol％～20mol％的三氧化二铝和5mol％～10mol％的二氧化锆，助烧剂与镍铜锌铁氧体粉料的质量比为3～6:100；将生坯在900℃～1000℃下保温烧结，得到陶瓷体；在陶瓷体上形成端电极，得到叠层片式磁珠。上述叠层片式磁珠的制备方法制备得到的陶瓷体的晶粒大小均匀，使得叠层片式磁珠具有较为稳定的电性能。
-
公开(公告)号：CN106530209A
公开(公告)日：2017-03-22
申请号：CN201610899133.6
申请日：2016-10-14
申请人： 深圳市振华微电子有限公司 , 中国振华(集团)科技股份有限公司
摘要： 本发明涉及一种基于FPGA的图像旋转方法及装置，该方法包括以下步骤：对存储在外部存储器DDR中的原图像进行分块处理，获得M*N块原子图像块，M为大于1的正整数，N为大于1的正整数；将一块原子图像块存储在输入缓存块中，输入缓存块包括多个存储器；根据旋转角度对一块原子图像块进行旋转得到一块旋转子图像块，并将一块旋转子图像块存储在输出缓存块中，输出缓存块包括多个存储器；将存储在输出缓存块中的执行了旋转操作后的一块旋转子图像块存储在输出缓存器中；重复执行上述旋转步骤，直至M*N块旋转子图像块全部存储在输出缓存器中，得到最终的旋转图像。本方法在FPGA上以最小代价实现对图像进行任意角度的快速旋转，提升用户体验。
-
-
-
-
-
-
-
-
-
搜索结果
261 条记录 (耗时 0.069 秒)
