-
公开(公告)号：CN115243362B
公开(公告)日：2023-03-28
申请号：CN202211169045.2
申请日：2022-09-26
Applicant: 南方电网数字电网研究院有限公司
Abstract: 本发明涉及一种应用于行波定位装置的时间同步系统及方法。该系统中5G时间同步网采用1588V2技术以及PTP协议将时间同步信号传输至5G基站；5G基站采用PTP协议将时间同步信号传输至5G网络时间同步模块；5G网络时间同步模块根据时间同步信号确定5G基站与行波定位装置之间的误差，利用误差进行时间同步信号的调整，并将调整后的时间同步信号传输至时间测试仪；5G时间同步网将SUCI进行解密，并对解密后的身份采用相应的认证方式提取对应的鉴权密钥与鉴权结果；并当鉴权结果为真时，开始进行行波定位装置的时间同步。本发明能够保证行波定位装置的时间同步，进而提高行波定位装置的可靠性和安全性。
-
公开(公告)号：CN115270204B
公开(公告)日：2023-03-07
申请号：CN202211185782.1
申请日：2022-09-28
Applicant: 南方电网数字电网研究院有限公司
Abstract: 本发明涉及一种芯片电路信息泄露的检测方法、系统、存储介质及设备，涉及芯片安全，该方法包括：对芯片电路采用设定加密算法对待检测数据进行加密时消耗的能量进行采集，生成M条能量曲线；根据待检测能量攻击的阶数对各能量曲线进行预处理，获得M条预处理后的能量曲线；对每条预处理后的能量曲线进行随机取点，生成每条预处理后的能量曲线对应的第一数据集和第二数据集；基于M个第一数据集，采用对数据集进行逐次增量的方式更新均值和方差，生成第一增量数据集、第一均值和第一方差；同理基于M个第二数据集，生成第二增量数据集、第二均值和第二方差；根据计算得到的t‑test统计值判断是否存在信息泄露。本发明提高了检测的通用性。
-
公开(公告)号：CN112987545B
公开(公告)日：2022-07-29
申请号：CN202110333409.5
申请日：2021-03-29
Applicant: 南方电网数字电网研究院有限公司
IPC: G04G7/00
Abstract: 本申请涉及一种时间信号码元识别方法、装置及时间系统设备。方法包括：对时间信号中的当前码元进行同步处理，消除时间信号在传输过程中的亚稳态，得到高低电平信号，滤除高低电平信号中的毛刺，得到滤波后的信号，对滤波后的信号的上升沿和下降沿进行取沿，得到滤波后的信号的高电平持续时间和低电平持续时间，当高电平持续时间与标准码元的标准高电平持续时间的差异值在高电平允许误差范围内，且低电平持续时间与标准码元的标准低电平持续时间的差异值在低电平允许误差范围内时，识别当前时间信号的码元类型为标准码元的类型。通过对码元识别添加容错，提高了时间信号码元信号质量不佳时的码元识别成功率，提高了用时系统的使用可靠性。
-
公开(公告)号：CN112613691B
公开(公告)日：2022-07-29
申请号：CN202011238667.7
申请日：2020-11-09
Applicant: 贵州电网有限责任公司 , 南方电网数字电网研究院有限公司
Inventor： 辛明勇 , 徐长宝 , 文屹 , 林呈辉 , 高吉普 , 王宇 , 张历 , 祝健杨 , 代奇迹 , 孟令雯 , 杨婧 , 李肖博 , 姚浩 , 习伟 , 赵继光 , 于杨 , 蔡田田 , 陈军健 , 陶伟 , 邓清唐
Abstract: 本申请公开了一种芯片化继电保护通用装置，涉及电力设备技术领域。该装置，包括多核处理器，该多核处理器包括管理核、保护核、系统内存和前端处理电路，其中，前端处理电路用于接收采集设备采集到的目标电力设备的电力数据，并对电力数据进行数据解析，得到采样值数据，将采样值数据写入系统内存；保护核用于从系统内存中获取采样值数据，并根据采样值数据确定目标电力设备是否存在故障，并在目标电力设备存在故障的情况下，将目标电力设备从电网中断开，并生成故障信息；管理核用于接收故障信息，并根据故障信息生成故障报告。本申请通过高集成度的单芯片将原来多板卡、多CPU的系统，简化为单芯片的装置，解决保护装置架构日趋复杂的问题。
-
公开(公告)号：CN113691400B
公开(公告)日：2022-05-06
申请号：CN202110960237.4
申请日：2021-08-20
Applicant: 南方电网数字电网研究院有限公司 , 北京四方继保工程技术有限公司
IPC: H04L43/0823 , H04L41/0631 , H04L67/12
Abstract: 本申请涉及一种GOOSE报文异常监测方法。所述方法包括：获取接收到的GOOSE报文中的ST字段和SQ字段；若所述ST字段与上一帧的ST字段相一致、且所述SQ字段与上一帧的SQ字段相一致，则生成第一异常信号；若所述ST字段与当前帧变位后的ST字段不一致，则生成第二异常信号；当检测到所述第一异常信号或所述第二异常信号时，生成GOOSE报文异常信号；根据所述GOOSE报文异常信号，生成GOOSE报文异常告警。采用本方法能够快速监测到GOOSE报文异常情况，缩短GOOSE同源双网异常监测的处理时间。
-
Patent Agency Ranking
公开(公告)号：CN114253209A
公开(公告)日：2022-03-29
申请号：CN202111454722.0
申请日：2021-12-01
Applicant: 南方电网数字电网研究院有限公司 , 北京四方继保工程技术有限公司
IPC: G05B19/05
Abstract: 本申请涉及一种五防联闭锁测控方法和系统，方法包括：分别采集多个电气装置和电网线路的运行数值信息和运行状态信息，所述电气装置设置于所述电网线路。选取基本逻辑元件，将所述基本逻辑元件进行连线，以编辑逻辑关系。根据所述运行数值信息、所述运行状态信息和所述逻辑关系，进行逻辑判断产生判断结果，并实时显示所述逻辑关系的运行状态。将所述判断结果与预期结果比较，若所述判断结果与所述预期结果一致，则输出所述判断结果。通过连线的方式对基本逻辑进行组合，形成了更复杂的所述逻辑关系。所述逻辑关系的表现更加直观、清晰。所述逻辑关系的运行状态可以实时显示。对于逻辑异常的节点，可以及时发现并修正。
-
公开(公告)号：CN113962388A
公开(公告)日：2022-01-21
申请号：CN202111400462.9
申请日：2021-11-24
Applicant: 贵州电网有限责任公司 , 南方电网数字电网研究院有限公司
Abstract: 本发明公开了一种硬件加速感知的神经网络通道剪枝方法，它包括：步骤1、针对部署的目标硬件进行性能分析，遍历神经网络的结构以及结构配置，生成性能指标，作为成对的数据集；步骤2、设计硬件性能预测网络，利用数据集进行网络训练，形成优化的参数并保存训练完成的预测网络；步骤3、对目标网络的所有通道后添加门控单元；步骤4、结合目标网络和的预测网络，构建训练目标函数；通过该目标函数训练完成后的网络，即为最终的网络模型；在确保精度不损失的前提下，尽量减少网络的参数量和计算量，降低在实际硬件中的推理时间。
-
公开(公告)号：CN113902108A
公开(公告)日：2022-01-07
申请号：CN202111400488.3
申请日：2021-11-24
Applicant: 贵州电网有限责任公司 , 南方电网数字电网研究院有限公司
Abstract: 本发明公开了一种量化位宽动态选择的神经网络加速硬件架构及方法，硬件架构包括全局存储模块、数据调度模块、本地存储模块、动态量化预测控制器和计算单元阵列；对网络中的特征图以块为单位划分神经元，在每一块中，继续在空间维度上以组为单位进行划分，定义组为执行动态量化运算的最小单位；对目标网络所有特征图中的每一块配置一个可训练的阈值参数，并根据给定的基础量化位宽和目标位宽总量约束，确定每一个块可选择的稀疏度的上下界；建立动态量化的神经网络训练和推理模型，将推理分为高精度和低精度计算两部分，通过高精度计算的结果判断是否执行低精度的计算；在确保精度不损失的前提下，尽量降低在实际硬件中的推理时间。
-
公开(公告)号：CN113872165A
公开(公告)日：2021-12-31
申请号：CN202111253998.2
申请日：2021-10-27
Applicant: 南方电网数字电网研究院有限公司
IPC: H02H7/26
Abstract: 本申请涉及一种串补线路纵联保护方法、装置、计算机设备和存储介质。串补线路包括串补装置，串补装置连接于串补线路的两端之间，该方法包括：获取串补线路的电路数据和传输线参数，以及串补装置的串补参数、串补电流以及位置数据；根据电路数据、传输线参数以及位置数据计算第一识别串补阻抗和第二识别串补阻抗；根据串补参数以及串补电流，计算实际串补阻抗；根据第一识别串补阻抗、第二识别串补阻抗以及实际串补阻抗，确定综合附加阻抗；根据实际串补阻抗确定阻抗阈值，若综合附加阻抗超过阻抗阈值，则启动串补线路保护动作。本申请能够应对各类故障，受电流反向影响小，能适应各种系统运行方式，保护灵敏度高，不受分布电容电流的影响。
-
公开(公告)号：CN111858141B
公开(公告)日：2021-12-17
申请号：CN202010722164.0
申请日：2020-07-24
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及一种系统芯片存储控制装置和系统芯片，系统芯片存储控制装置包括数据寄存器、解码纠错单元和流水线控制单元。所述解码纠错单元与所述数据寄存器信号连接，用于对所述数据寄存器寄存的数据进行解码纠错，得到第一目标读数据，并将所述第一目标读数据返回至所述数据寄存器。所述流水线控制单元与所述数据寄存器的所述解码纠错单元信号连接。本申请提供的系统芯片存储控制装置可以解决所述微处理器对所述内存模块进行读操作时的时序混乱的问题。
-
-
-
-
-
-
-
-
-
Search Results
193
records
(took 0.044 seconds)
