基于硬件虚拟化的Xen实时性增强系统及其方法

    公开(公告)号:CN102135903B

    公开(公告)日:2013-01-09

    申请号:CN201110055461.5

    申请日:2011-03-09

    Abstract: 一种计算机应用技术领域的基于硬件虚拟化的Xen实时性增强系统及其方法,该系统包括:实时客户虚拟机友好性模块、事件驱动机制模块和多实时客户虚拟机负载平衡模块,实时客户虚拟机友好性模块在客户虚拟机进行调度时,将该实时客户虚拟机调整到调度队列头部,事件驱动机制模块允许实时客户虚拟机在接收到紧急事件请求时抢占当前处理器资源,多实时客户虚拟机负载平衡模块将在多个处理器之间动态平衡实时客户虚拟机的分布,以避免重复抢占带来的实时客户虚拟机性能衰退。本发明可以有效提高实时客户虚拟机实时性能达到15%。

    动态二进制翻译器中热路径的多核多线程构建方法

    公开(公告)号:CN101477472B

    公开(公告)日:2011-11-16

    申请号:CN200910045058.7

    申请日:2009-01-08

    Abstract: 本发明提出了一种动态二进制翻译器中热路径的多核多线程构建方法。本发明首先将基本块翻译和目标代码的执行部分作为主线程,将构建热路径和翻译超级块部分作为子线程,变通用的动态二进制翻译器中独立的代码缓存结构为双代码缓存的设计方式,利用哈希表函数统一管理这两个代码缓存,使主线程和子线程在数据查询和更新过程中可以并行进行,然后结合硬亲和力指定主线程和子线程工作在多核处理器的不同核上,并用连续的一段内存空间和两个计数器来模拟一段队列,在机器语言级和高级语言级进行两线程间的通信。本发明具有高并行性和低同步开销的优良特质,为今后动态二进制翻译器的优化工作提供了新的思路和新的框架。

    基于硬件虚拟化的Xen实时性增强系统及其方法

    公开(公告)号:CN102135903A

    公开(公告)日:2011-07-27

    申请号:CN201110055461.5

    申请日:2011-03-09

    Abstract: 一种计算机应用技术领域的基于硬件虚拟化的Xen实时性增强系统及其方法,该系统包括:实时客户虚拟机友好性模块、事件驱动机制模块和多实时客户虚拟机负载平衡模块,实时客户虚拟机友好性模块在客户虚拟机进行调度时,将该实时客户虚拟机调整到调度队列头部,事件驱动机制模块允许实时客户虚拟机在接收到紧急事件请求时抢占当前处理器资源,多实时客户虚拟机负载平衡模块将在多个处理器之间动态平衡实时客户虚拟机的分布,以避免重复抢占带来的实时客户虚拟机性能衰退。本发明可以有效提高实时客户虚拟机实时性能达到15%。

    二进制翻译中的字节序调整方法

    公开(公告)号:CN101763242B

    公开(公告)日:2011-06-29

    申请号:CN201010300018.5

    申请日:2010-01-04

    Abstract: 本发明公开了一种计算机技术领域的二进制翻译中的字节序调整方法,包括以下步骤:动态二进制翻译系统的执行引擎加载源程序可执行映像,将各个程序段的内容进行字节序调整,同时调整加载进来的参数个数、参数内容和环境变量;修改表示内存访问的中间指令的有效地址,使修改后的有效地址的表达符合源程序内存访问指令的语义,以在内存中加载或存储正确的数据;前端解码器将源程序指令翻译为中间指令,然后将生成的中间指令加入到构建的中间指令基本块中,直到发生直接跳转或系统调用,则结束当前基本块的构造,并将该基本块发送到后端执行。本发明采用修改内存地址的方法避免了内存数据字节顺序的搬移,高效准确,在二进制翻译领域具有通用性。

    基于硬件虚拟化的跨平台安全保护系统

    公开(公告)号:CN102096786A

    公开(公告)日:2011-06-15

    申请号:CN201110051489.1

    申请日:2011-03-04

    Abstract: 一种计算机安全技术领域的基于硬件虚拟化的跨平台安全保护系统,包括:系统拦截模块、硬件接口模块、系统服务模块以及安全监控模块,系统拦截模块拦截指定的操作系统敏感行为并将拦截信息输出至系统服务模块,系统服务模块根据信息判断对应安全保护机制并输出控制指令至安全监控模块,安全监控模块执行安全保护操作,硬件接口模块接收系统服务模块及安全监控模块的调用指令并实现与硬件系统的交互和数据传递。本发明通过虚拟机监控程序监控和截获操作系统的敏感行为,并且根据行为的来源和目的在监控程序中判断这种行为的好坏,以达到预防或及时制止有害攻击行为最终实现保护操作系统安全运行的目的。

    实现CPU/GPU异构平台的虚拟执行环境的方法

    公开(公告)号:CN101963918A

    公开(公告)日:2011-02-02

    申请号:CN201010519516.9

    申请日:2010-10-26

    Abstract: 一种电信技术领域的实现CPU/GPU异构平台的虚拟执行环境的方法。利用动态二进制翻译技术使得程序运行在X86CPU和NVIDIA GPU混合架构上,并且利用动态二进制翻译技术来收集程序的静态信息和动态信息,利用这些信息寻找程序执行嵌套的循环、循环之间的依赖关系和进出热块的数据流;执行中分两阶段实施:第一阶段、收集信息和优化热块,并存储到文件中;第二阶段、生成包含串行指令和并行指令的混合程序,执行含有混合指令的程序。本发明的优点是在不修改程序源代码的情况下,利用了动态二进制翻译技术使得传统的串行程序可以运行在CPU/GPU异构多核架构上,并且可以利用GPU实现程序执行的加速。

    用于动态二进制翻译的对象管理方法

    公开(公告)号:CN101408848B

    公开(公告)日:2011-02-02

    申请号:CN200810203035.X

    申请日:2008-11-20

    Abstract: 本发明涉及一种用于动态二进制翻译的对象管理方法,采用多层次状态字方式,用连续的二进制位的值标识同类对象状态,其中每位二进制位标识一个对象的两个状态。用多个状态字层标识数量庞大的同类对象的状态,即将状态字层分成上区段和下区段,下区段包含标识对象状态的状态字集合,由多个状态字连续横向排列实现;上区段可以由多个状态字层实现,是标识状态字状态的状态字集合,每个状态字层都由多个状态字连续横向排列组成,再将每个状态字层纵向排列。本发明将对象的存储空间完全置于动态二进制翻译器的控制之下,运用连续空间存放同类对象,有效提高了翻译器对空间利用和对象操作的控制,降低性能损失。

    针对SSE2指令的二进制浮点翻译方法

    公开(公告)号:CN101739238A

    公开(公告)日:2010-06-16

    申请号:CN201010300269.3

    申请日:2010-01-14

    Abstract: 一种动态二进制翻译技术领域的针对SSE2指令的二进制浮点翻译方法,包括以下步骤:构建针对SSE2指令的中间浮点指令集;将前端源机器浮点指令翻译为中间浮点指令,并将位于前端浮点寄存器中的指令操作数映射到由内存虚拟的虚拟寄存器中;根据中间浮点指令的操作码和操作类型,得到每条中间浮点指令的操作数个数和操作数类型,将虚拟寄存器中的操作数通过寄存器映射函数映射到后端浮点寄存器中;根据中间浮点指令的操作码及操作数,将后端浮点寄存器中的中间浮点指令翻译成x86体系的SSE2指令,存放在Tcache中。本发明减少了前后端浮点体系的耦合性,实现了目标端寄存器的分配替换,减少了访存开销,适用于多源单目标平台的三相动态二进制翻译系统。

    寄存器窗口切换在二进制翻译中的实现方法

    公开(公告)号:CN101620546A

    公开(公告)日:2010-01-06

    申请号:CN200910056334.X

    申请日:2009-08-13

    Abstract: 本发明涉及一种计算机技术领域的寄存器窗口切换技术在动态二进制翻译中的实现方法,包括如下步骤:用一段连续内存空间对应源平台上的所有寄存器窗口;用一个虚拟寄存器保存源平台上当前寄存器窗口在对应的模拟内存空间中的地址,用另外的固定的内存空间模拟与寄存器窗口无关的控制/状态寄存器和全局寄存器;用二级寻址的方式来确定源平台寄存器在模拟内存中的位置;在翻译器前端翻译每条寄存器窗口切换指令时动态调整虚拟寄存器的值。本发明采用两级的寻址方式使得每条寄存器窗口切换指令在翻译成中间指令时只需要调整一个虚拟寄存器的值,有效地减少了内存访问的次数,从而提高了翻译后的目标代码的执行效率。

    中间语言的延迟跳转指令二进制翻译实现的方法

    公开(公告)号:CN101604255A

    公开(公告)日:2009-12-16

    申请号:CN200910055218.6

    申请日:2009-07-23

    Abstract: 本发明涉及的是一种电信技术领域的中间语言的延迟跳转指令二进制翻译实现的方法。当二进制翻译器遇到延迟跳转指令时,保存跳转的目的地址为addr,值为用当前PC值加上指令中对应位表示的跳转偏移值;当annul bit为0时,先翻译延迟槽中的指令为对应的中间指令,再翻译当前的这条Branch指令;当annul bit为1,即不跳转则忽略延迟槽中的指令时,先以相反的条件翻译Branch指令,目的地址为延迟槽后的第一条指令;然后翻译延迟槽中的指令为中间指令;最后再在中间指令基本块中添加一条直接跳转指令,目的地址为先前保存的addr;将中间指令基本块提交给二进制翻译器后端翻译为后端指令执行。本发明执行准确,效率高,在二进制翻译领域具有通用性。

Patent Agency Ranking