-
公开(公告)号：CN102594343A
公开(公告)日：2012-07-18
申请号：CN201210051625.1
申请日：2012-03-01
Applicant: 东南大学
IPC: H03L7/099
Abstract: 本发明公开了一种高调谐精度的电感电容型数控振荡器，其中谐振回路包括并联连接的电感L、电容C、第一控制位D1控制的由P型场效应晶体管PM11、PM12、PM13和PM14组成的第一位控制单元电路、…、和由第n控制位Dn控制的由P型场效应晶体管PMn1、PMn2、PMn3和PMn4组成的第n位控制单元电路，组成控制单元阵列；所述电感L第一输入端接电容C的第一输入端，作为谐振回路的第一输入端（1），电感L第二输入端接电容C的第二输入端，作为谐振回路的第二输入端（2）；每位控制单元由不同尺寸的PMOS管对反向并联组成，利用PMOS管尺寸差别得到小的电容差值，获得精细的频率调谐步长，即实现高的频率调谐精度。
-
公开(公告)号：CN102497196A
公开(公告)日：2012-06-13
申请号：CN201110430246.9
申请日：2011-12-21
Applicant: 东南大学
IPC: H03K19/08
Abstract: 本发明公开了一种改进型时间判决器，其包括一个时间比较器和一个RS锁存器，其特征在于：在时间比较器中加入一个或门；当两个输入时钟的上升沿到达时，比较器会判断出到达时间的先后，并将相应的输出结果送至锁存器锁定状态。本发明在时间比较器中加入一个或门，来驱动PMOS管的打开或关闭，避免了时钟信号下降沿对判断结果的干扰，从而减少了电路的硬件消耗；而差分结构的时间比较器又能最大程度的消除干扰，提高比较精确。
-
公开(公告)号：CN102394567A
公开(公告)日：2012-03-28
申请号：CN201110307246.X
申请日：2011-10-11
Applicant: 东南大学
IPC: H03D7/12
Abstract: 本发明公开了一种开关负载谐波抑制混频器，包括两个由跨导管与双平衡混频开关构成的谐波抑制混频器主体电路构成IQ路混频器、和一个用以产生开关负载控制信号和本振信号的时钟产生电路，所述谐波抑制混频器主体电路包括混频核心电路、开关负载级、输出缓冲级三部分。本发明提供的开关负载谐波抑制混频器，通过矢量相乘法而不是传统三相谐波抑制混频器的矢量相加法来实现谐波抑制混频功能，整个电路中只有一组混频核心电路，相对于传统的三相谐波抑制混频器的三组混频核心电路结构，具有功耗低、思路新颖、电路结构简单等特点。
-
公开(公告)号：CN102291138A
公开(公告)日：2011-12-21
申请号：CN201110191203.X
申请日：2011-07-08
Applicant: 东南大学
CPC classification number: H03M1/04 , G04F10/005
Abstract: 本发明公开了一种随机时间-数字转换器，包括输入切换电路、STDC阵列、编码器，其中时钟电路将两个时钟信号分别输入至输入切换电路的两个输入端，输入切换电路将时钟电路输入的两个时钟信号以轮换交叉换位的形式输送给STDC阵列的两个输入端，并同时输出触发控制信号至编码器；STDC阵列中每个比较器都独立的对两个时钟信号的快慢进行判断，并将判断结果送入编码器汇总处理，编码器输出两个时钟信号的相位差的大小和正负。本发明并利用STDC的随机特性，使STDC阵列中的等效比较器数量翻倍，最大程度的消除器件失配和工艺、电源电压、温度对电路的影响，相对于传统的STDC电路具有节省硬件，功耗低，面积小的特点。
-
公开(公告)号：CN119831626A
公开(公告)日：2025-04-15
申请号：CN202411924493.8
申请日：2024-12-25
Applicant: 国网江苏省电力有限公司电力科学研究院 , 国网江苏省电力有限公司 , 江苏省电力试验研究院有限公司 , 东南大学
IPC: G06Q30/0201 , G06Q10/0639 , G06Q50/06
Abstract: 本发明涉及电力市场与电力系统运行管理技术领域，尤其涉及一种容量市场适应性评价方法，该方法基于电力系统中容量市场的运行特点和需求，结合多维度评价理论，通过构建包含技术性、经济性、环境性及社会性四大维度的综合指标体系，实现对容量资源适应性进行量化评估。方法采用数据采集与归一化技术，对容量充裕率、调节灵活性、碳排放强度、市场价格波动敏感性等关键指标进行建模，结合权重分析与综合评价模型，科学计算各类资源的适应性水平，支持容量市场的规划、优化与政策制定，提高市场运行效率及资源配置的合理性，克服了传统电力市场在数据处理和评价指标构建方面的不足，为电力系统的长期稳定运行提供理论依据和决策支持。
-
Patent Agency Ranking
公开(公告)号：CN115051741B
公开(公告)日：2025-03-11
申请号：CN202210577788.7
申请日：2022-05-25
Applicant: 东南大学
Abstract: 本发明公开了一种消除BLE测向载波频偏影响获得相位延时的方法，使得不需要估计载波频偏的情况下，以极低的计算资源获得仅与入射信号源方向相关的相位延时，进而提高存在载波频偏情况下BLE测向系统的精度，并提高各种工作温度情况下BLE测向系统的稳定性。
-
公开(公告)号：CN115051741A
公开(公告)日：2022-09-13
申请号：CN202210577788.7
申请日：2022-05-25
Applicant: 东南大学
Abstract: 本发明公开了一种消除BLE测向载波频偏影响获得相位延时的方法，使得不需要估计载波频偏的情况下，以极低的计算资源获得仅与入射信号源方向相关的相位延时，进而提高存在载波频偏情况下BLE测向系统的精度，并提高各种工作温度情况下BLE测向系统的稳定性。
-
公开(公告)号：CN108768385B
公开(公告)日：2022-04-08
申请号：CN201810549700.4
申请日：2018-05-31
Applicant: 东南大学
Abstract: 本发明公开了一种电源抑制比提升的环形压控振荡器，该环形压控振荡器的主回路分为四个主回路单元和四个负载电容，每个主回路单元有一个输出端、一个反向输入端和一个前馈输入端，四个主回路单元首尾相接构成环状；每个主回路单元包括反相器、延迟单元和前馈反相器，延迟单元包括延迟电容和缓冲级，缓冲级为一种两级反相器；延迟单元使得主回路单元注入到负载电容的主电流相位角发生偏转，并且所偏转的角度大小与电源电压的变化成反比，因此抵消了电源电压波动对负载电容总电流的影响，提升了电源抑制比。
-
公开(公告)号：CN108471313B
公开(公告)日：2021-07-02
申请号：CN201810198357.3
申请日：2018-03-12
Applicant: 东南大学
Abstract: 本发明公开了一种基于数模混合信号的TIADC系统校准方法，包括：对通道间失调和增益失配进行校准，包括：对于失调和增益失配分别得到待校准通道输出和参考通道输出；采用LMS迭代算法分别收敛得到对于失调误差系数和增益失配系数的估算，及分别减去获得待校准通道的输出；对采样时刻失配进行校准，包括：先校准与参考通道相差相位的通道，计算出该通道时间误差，以计算出的互相关函数差值的平均值作为时间误差估计值，提取输入信号在电压域完成校准；利用改进的LMS迭代式，得出其余通道的采样时刻失配误差，及计算以进行补偿完成校准。本发明有效提高了TIADC的SNR、SFDR等系统动态指标，同时具备较低的计算复杂度和硬件开销，易于集成。
-
公开(公告)号：CN110390383B
公开(公告)日：2021-04-06
申请号：CN201910554531.8
申请日：2019-06-25
Applicant: 东南大学
Abstract: 本发明公开了一种基于幂指数量化的深度神经网络硬件加速器，涉及深度神经网络卷积计算硬件加速的处理器结构，属于计算、推算、计数的技术领域。硬件加速器包括：AXI‑4总线接口、输入缓存区、输出缓存区、权重缓存区、权重索引缓存区、编码模块、可配置状态控制器模块、PE阵列。输入缓存区和输出缓存区设计成行缓存结构；编码器依据有序量化集对权重编码，该量化集存放所有权重量化后的绝对值可能取值。加速器计算时，PE单元从输入缓存区、权重索引缓存区读取数据进行移位计算，将计算结果送至输出缓存区。本发明用移位运算代替浮点乘法运算，降低了对计算资源、存储资源以及通信带宽的要求，进而提高了加速器计算效率。
-
-
-
-
-
-
-
-
-
Search Results
207
records
(took 0.085 seconds)
