-
公开(公告)号:CN101087291A
公开(公告)日:2007-12-12
申请号:CN200710099074.5
申请日:2007-05-11
Applicant: 清华大学
IPC: H04L27/26
Abstract: 本发明属于数字信息传输技术领域,其特征在于,针对目前存在的基于多模式训练序列的多载波和单载波调制系统,使用多模式相关器解决多模式的自动识别问题。通过串型、并型或者混合的方式对各种不同模式的本地相关序列进行加权和位置组合设计新的本地多模式相关序列,通过分辨两个相邻相关峰的位置差、相关峰大小、次相关峰特性等综合判断所使用的模式。针对DTMB系统给出了一种具体的多模式相关器设计方法,计算机仿真表明,该多模式相关器能够准确地分辨出系统工作模式,且具有本地相关序列长度合理和硬件实现简单的特点。
-
公开(公告)号:CN101043481A
公开(公告)日:2007-09-26
申请号:CN200710098532.3
申请日:2007-04-20
Applicant: 清华大学
Abstract: 本发明属于数字信息传输技术领域,其特征在于,它是一种基于固定训练序列填充的迭代分解方法,巧妙地将当前帧训练序列看作当前帧数据和下一帧训练序列组成的“虚拟帧”的循环前缀,使时域中发送的“虚拟帧”与信道冲击响应的线性卷积变为循环卷积,方便用频域DFT的方法得到数据和训练序列的估计,方便数据与训练序列的分离和更准确的信道估计。通过信道估计和数据分离反复迭代,可以得到更准确的信道估计和更准确的数据分解。计算机仿真表明,采用本发明的信道估计和均衡几乎不损失系统误码性能,并大大简化了信道估计和均衡的处理。
-
公开(公告)号:CN203071936U
公开(公告)日:2013-07-17
申请号:CN201220450614.6
申请日:2012-09-05
Applicant: 中国科学院对地观测与数字地球科学中心 , 清华大学
Abstract: 本实用新型提供了一种数据记录与回放系统。该系统包括信号输入电路、信号输出电路、两个存储单元、相互协作的第一和第二FPGA以及外部记录装置。两个存储单元与第二FPGA组成缓存结构,对数据进行乒乓缓存处理。该两个存储单元的存储容量大小由第一FPGA根据输入数据的数据速率确定。利用该数据记录与回放系统,可以自适应地适配高速数据传输中的数据速率变化,而无需手动更改系统。此外,还可以消除由于瞬间高速信号的输入输出而导致系统产生溢出等问题。
-
-