公开(公告)号：CN1156280A

公开(公告)日：1997-08-06

申请号：CN96101114.9

申请日：1996-01-30

Applicant: TDK株式会社

Inventor： 柿沼裕二 ,  苅部浩 ,  寺崎幸夫

IPC: G06F12/02

Abstract: 一个通过闪烁存储控制器(2)与主计算机(1)相连的闪烁存储器(20，21)，所述控制器(2)具有一对数据总线(27，28)和一对缓冲存储器(22，23)。每条所述数据总线连至一个有关的闪烁存储器及一个与所述主计算机相连的有关的缓冲存储器。所述数据总线(22，23)被控制以便同时运行，从而使所述闪烁存储器以并行形式被同时访问。主计算机中的数据通过所述缓冲存储器和所述数据总线传送至所述闪烁存储器，反之亦然。

公开(公告)号：CN1136503C

公开(公告)日：2004-01-28

申请号：CN96101114.9

申请日：1996-01-30

Applicant: TDK株式会社

Inventor： 柿沼裕二 ,  苅部浩 ,  寺崎幸夫

IPC: G06F12/02

Abstract: 一个通过闪烁存储控制器(2)与主计算机(1)相连的闪烁存储器(20，21)，所述控制器(2)具有一对数据总线(27，28)和一对缓冲存储器(22，23)。每条所述数据总线连至一个有关的闪烁存储器及一个与所述主计算机相连的有关的缓冲存储器。所述数据总线(22，23)被控制以便同时运行，从而使所述闪烁存储器以并行形式被同时访问。主计算机中的数据通过所述缓冲存储器和所述数据总线传送至所述闪烁存储器，反之亦然。