-
公开(公告)号：CN118872078A
公开(公告)日：2024-10-29
申请号：CN202380026959.X
申请日：2023-01-11
Applicant: TDK株式会社
IPC: H01L29/872 , H01L29/47 , H01L29/861 , H01L29/868
Abstract: 本发明降低使用氧化镓的结势垒肖特基二极管的导通电阻。结势垒肖特基二极管(1)具备：由氧化镓构成的半导体基板(20)和漂移层(30)；与漂移层(30)接触的阳极电极(40)和p型半导体层(60)；与阳极电极(40)和漂移层(30)接触的n型半导体层(70)；设置在n型半导体层(70)与p型半导体层(60)之间的金属层(80)；和与半导体基板(20)接触的阴极电极(50)。由此，n型半导体层(70)作为电流路径发挥作用，所以在pn结部分流过正向电流为止的期间的导通电阻降低。
-
公开(公告)号：CN118872077A
公开(公告)日：2024-10-29
申请号：CN202380026950.9
申请日：2023-01-11
Applicant: TDK株式会社
IPC: H01L29/872 , H01L29/47 , H01L29/861 , H01L29/868
Abstract: 本发明提高使用氧化镓的结势垒肖特基二极管的浪涌耐受量。结势垒肖特基二极管(1)包括：由氧化镓构成的半导体基板(20)和漂移层(30)；与漂移层(30)接触的阳极电极(40)；与半导体基板(20)接触的阴极电极(50)；和与阳极电极(40)和漂移层(30)接触的p型半导体层(60)。p型半导体层(60)包含与阳极电极(40)接触的第一p型半导体层(61)和与漂移层(30)接触的第二p型半导体层(62)，第二p型半导体层(62)的价带上端能级比第一p型半导体层(61)的价带上端能级低。这样，由于使用了能级不同的两个p型半导体层(61)、(62)，所以能够提高浪涌耐受量。
-
公开(公告)号：CN116888743A
公开(公告)日：2023-10-13
申请号：CN202280016981.1
申请日：2022-01-28
Applicant: TDK株式会社
IPC: H01L29/872
Abstract: 本发明的技术问题在于，防止使用氧化镓的肖特基势垒二极管的绝缘击穿。本发明的肖特基势垒二极管(11)具备：设置在半导体基板(20)上的漂移层(30)、阳极电极(40)和阴极电极(50)。阳极电极(40)的一部分隔着绝缘膜(63)埋入外周沟槽(61)和中心沟槽(62)内。绝缘膜(63)随着朝向外侧而外周沟槽(61)的深度方向上的厚度变厚，由此，埋入外周沟槽(61)的阳极电极(40)的外周壁(S1)具有随着朝向外侧而接近垂直的弯曲形状。其结果是，在施加了逆向电压的情况下，在外周沟槽(61)的外周底部产生的电场被缓和。
-
公开(公告)号：CN113195800B
公开(公告)日：2024-09-03
申请号：CN201980080253.5
申请日：2019-12-03
Applicant: TDK株式会社
Abstract: 本发明是收纳单晶生长用原料熔融液(8)并使其固化的单晶生长用坩埚(5A)，其具备：围绕原料熔融液(8)的侧壁部(5s)、及连续于侧壁部(5s)并支撑原料熔融液(8)的底部(5b)，侧壁部(5s)在横截面图中，在内侧具有周长冗余性。侧壁部(5s)在横截面图中，在任一部位上在内侧具有周长冗余的部位，如果在单晶生长后的冷却步骤中单晶生长用坩埚(5A)被冷却，则在横截面图中，在内侧周长冗余的部位向单晶生长用坩埚(5A)的外侧扩展。
-
公开(公告)号：CN117043911A
公开(公告)日：2023-11-10
申请号：CN202280023312.7
申请日：2022-02-24
Applicant: TDK株式会社
IPC: H01L21/301
Abstract: [技术问题]良好地分割以(001)面为主面的β型氧化镓基板。[解决手段]本发明具备：沿着以(001)面为主面的β型氧化镓基板10的(100)面的延伸方向形成多个分割槽13的工序；通过在与分割槽13的延伸方向垂直的方向上进行切断，从而将β型氧化镓基板10加工成长条状的工序；以及，通过沿着分割槽13解理长条状的β型氧化镓基板10，从而进行单片化的工序。这样，由于沿着解理面形成多个分割槽13，因此通过沿着分割槽13进行解理，不会在解理面产生薄片状的剥离，能够良好地进行分割。
-
Patent Agency Ranking
公开(公告)号：CN111095570B
公开(公告)日：2023-07-25
申请号：CN201880058896.5
申请日：2018-08-30
Applicant: TDK株式会社
IPC: H01L29/872 , H01L21/28 , H01L29/06 , H01L29/47
Abstract: 本发明提供一种肖特基势垒二极管，其难以产生因电场集中而引起的绝缘破坏。该肖特基势垒二极管具备：由氧化镓构成的半导体基板(20)；设置于半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；以及与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时设置于包围阳极电极(40)的位置的外周沟道(10)。如此，当在漂移层(30)设置外周沟道(10)时，电场因外周沟道(10)的存在而被分散。由此，由于缓和了阳极电极(40)的角部中的电场集中，因此难以产生绝缘破坏。
-
公开(公告)号：CN114830354A
公开(公告)日：2022-07-29
申请号：CN202080087234.8
申请日：2020-10-05
Applicant: TDK株式会社
IPC: H01L29/872 , H01L29/47 , H01L21/329 , H01L29/06
Abstract: 本发明的课题在于在氧化镓的肖特基势垒二极管中，防止由沟槽与场绝缘层的对准偏差引起的绝缘破坏。该肖特基势垒二极管具备：与漂移层(30)肖特基接触的阳极电极(40)；与半导体基板(20)欧姆接触的阴极电极(50)；覆盖设置于漂移层(30)的沟槽(61)的内壁的绝缘膜(63)；隔着绝缘膜(63)覆盖沟槽(61)的内壁并且与阳极电极(40)电连接的金属膜(64)；以及场绝缘层(70)。场绝缘层(70)包含：位于漂移层(30)的上表面(31)与阳极电极(40)之间的第一部分(71)以及隔着金属膜(64)和绝缘膜(63)覆盖沟槽(61)的内壁的第二部分(72)。由此，即使沟槽(61)与场绝缘层(70)的对准发生偏差，也不会发生绝缘破坏。
-
公开(公告)号：CN114830353A
公开(公告)日：2022-07-29
申请号：CN202080087212.1
申请日：2020-10-05
Applicant: TDK株式会社
IPC: H01L29/872 , H01L29/06 , H01L29/47 , H01L21/329
Abstract: 本发明的课题在于在使用了氧化镓的肖特基势垒二极管中，防止阳极电极与保护膜的界面的剥离。肖特基势垒二极管(11)具备：由氧化镓构成的半导体基板(20)；设置于半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；与半导体基板(20)欧姆接触的阴极电极(50)；覆盖设置于漂移层(30)的沟槽(61)的内壁的绝缘膜(63)；和覆盖阳极电极(40)的保护膜(70)，保护膜(70)的一部分(72)嵌入沟槽(61)内。这样保护膜(70)的一部分(72)嵌入沟槽(61)内，因此，阳极电极(40)与保护膜(70)的密合性提高。由此，能够防止阳极电极(40)与保护膜(70)的界面的剥离。
-
公开(公告)号：CN115125608B
公开(公告)日：2024-09-03
申请号：CN202210252469.9
申请日：2022-03-15
Applicant: TDK株式会社
Abstract: 本发明提供一种结晶制造方法，其中，首先，将具备前端变细的前端部(1A)的原料(1)配置于结晶生长区域(2U)的上方；接着，将前端部(1A)的侧面在维持前端部(1A)的形状的同时利用向斜上方行进的辐射热选择性地加热使其熔融，从该侧面熔融的材料将前端部(1A)的侧面和结晶生长区域(2U)的上表面物理连接。在结晶制造装置中，原料熔融用辐射热是从电阻加热器(R)放射的。
-
公开(公告)号：CN116888742A
公开(公告)日：2023-10-13
申请号：CN202280016967.1
申请日：2022-01-28
Applicant: TDK株式会社
IPC: H01L29/872
Abstract: 本发明的技术问题在于，防止使用氧化镓的肖特基势垒二极管的绝缘击穿。本发明的肖特基势垒二极管(11)具备：设置在半导体基板(20)上的漂移层(30)、阳极电极(40)和阴极电极(50)。设置在漂移层(30)的外周沟槽(61)的宽度(W1)比中心沟槽(62)的宽度(W2)宽。外周沟槽(61)的外周壁(S1)具有随着朝向外侧而接近垂直的弯曲形状，外周沟槽(61)的内周壁(S2)比外周壁(S1)更接近垂直。由此，在施加了逆向电压的情况下，在外周沟槽(61)的外周底部产生的电场被缓和。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.018 seconds)
