-
公开(公告)号：CN1941233A
公开(公告)日：2007-04-04
申请号：CN200610146375.4
申请日：2006-09-30
Applicant: TDK株式会社
CPC classification number: C04B35/4682 , C04B35/638 , C04B2235/3206 , C04B2235/3208 , C04B2235/3225 , C04B2235/3236 , C04B2235/3239 , C04B2235/3241 , C04B2235/3418 , C04B2235/5445 , C04B2235/6562 , C04B2235/6565 , C04B2235/6567 , C04B2235/6582 , C04B2235/6584 , C04B2235/6588 , C04B2235/663 , H01G4/0085 , H01G4/12 , H01G4/30
Abstract: 一种具有电介质层和内部电极层的叠层型陶瓷电子部件的制造方法，其中作为用于形成内部电极层的导体糊剂包含至少由导体粒子和陶瓷粉末构成的第1共材料，和由陶瓷粉末构成的、具有比上述第1共材料大的平均粒径的第2共材料；通过使用上述第1共材料的平均粒径是上述导体粒子的平均粒径的1/20～1/2的尺寸，上述第2共材料的平均粒径是烧结后的上述内部电极层的平均厚度的1/10～1/2的尺寸的导体糊剂的叠层型陶瓷电子部件的制造方法，本发明提供一种能够有效抑制裂纹的产生、降低短路不良率及耐压不良率并且具有高静电容量的叠层型陶瓷电容器等叠层型陶瓷电子部件的制造方法。
-
公开(公告)号：CN1941233B
公开(公告)日：2010-06-16
申请号：CN200610146375.4
申请日：2006-09-30
Applicant: TDK株式会社
CPC classification number: C04B35/4682 , C04B35/638 , C04B2235/3206 , C04B2235/3208 , C04B2235/3225 , C04B2235/3236 , C04B2235/3239 , C04B2235/3241 , C04B2235/3418 , C04B2235/5445 , C04B2235/6562 , C04B2235/6565 , C04B2235/6567 , C04B2235/6582 , C04B2235/6584 , C04B2235/6588 , C04B2235/663 , H01G4/0085 , H01G4/12 , H01G4/30
Abstract: 一种具有电介质层和内部电极层的叠层型陶瓷电子部件的制造方法，其中作为用于形成内部电极层的导体糊剂包含至少由导体粒子和陶瓷粉末构成的第1共材料，和由陶瓷粉末构成的、具有比上述第1共材料大的平均粒径的第2共材料；通过使用上述第1共材料的平均粒径是上述导体粒子的平均粒径的1/20～1/2的尺寸，上述第2共材料的平均粒径是烧结后的上述内部电极层的平均厚度的1/10～1/2的尺寸的导体糊剂的叠层型陶瓷电子部件的制造方法，本发明提供一种能够有效抑制裂纹的产生、降低短路不良率及耐压不良率并且具有高静电容量的叠层型陶瓷电容器等叠层型陶瓷电子部件的制造方法。
-
公开(公告)号：CN100585763C
公开(公告)日：2010-01-27
申请号：CN200510060175.2
申请日：2005-03-31
Applicant: TDK株式会社
Abstract: 本发明提供多层陶瓷电容器1，其具有内部电极层3、厚度不足2μm的层间电介体层2、和外侧电介体层20。根据本发明，即使将层间电介体层2薄层化时，也可以提供有望改善各种电特性、特别是具有足够的介电常数的同时改善TC偏压特性的多层陶瓷电容器1。
-
Patent Agency Ranking
公开(公告)号：CN100565729C
公开(公告)日：2009-12-02
申请号：CN200610099621.5
申请日：2006-04-28
Applicant: TDK株式会社
Abstract: 一种制造具有内部电极层和厚度小于2μm的电介质层的积层陶瓷电子部件的方法。该方法具有烧结积层体的工序，所述积层体使用包含电介质糊料用电介质原料的电介质层用糊料和包含烧结抑制用电介质原料的内部电极层用糊料而形成。所述电介质层用糊料中的电介质糊料用电介质原料包含主成分原料和副成分原料，所述内部电极层用糊料中的烧结抑制用电介质原料至少包含烧结抑制用主成分原料。该烧结抑制用主成分原料与在所述电介质糊料用电介质原料所含的主成分原料是基本上相同的组成体系，而且具有超过3.991而小于4.064的晶格常数。
-
公开(公告)号：CN100521004C
公开(公告)日：2009-07-29
申请号：CN200510060174.8
申请日：2005-03-31
Applicant: TDK株式会社
Abstract: 本发明提供一种多层陶瓷电容器(1)，其具有内部电极层(3)和厚度小于2μm的电介体层(2)，其特征在于，上述层间电介体层(2)含有多个电介体粒子2a而构成，以上述层间电介体层(2)中的电介体粒子2a全体的粒度分布的标准偏差为σ(无单位)、以上述层间电介体层(2)中的电介体粒子2a全体的平均粒径为D50(单位：μm)，此时的具有该D50的2.25倍以上的平均粒径的电介体粒子(粗粒)在上述电介体粒子2a全体中存在的比率用p(单位：%)表示时，上述σ、p分别满足σ＜0.130、p＜12%。通过本发明，能够提供即使对层间电介体层(2)实施薄层化也有望提高各种电特性、特别是既具有充分的介电常数又提高TC偏压特性的多层陶瓷电容器(1)。
-
公开(公告)号：CN1870191A
公开(公告)日：2006-11-29
申请号：CN200610099621.5
申请日：2006-04-28
Applicant: TDK株式会社
Abstract: 一种制造具有内部电极层和厚度小于2μm的电介质层的积层陶瓷电子部件的方法。该方法具有烧结积层体的工序，所述积层体使用包含电介质糊料用电介质原料的电介质层用糊料和包含烧结抑制用电介质原料的内部电极层用糊料而形成。所述电介质层用糊料中的电介质糊料用电介质原料包含主成分原料和副成分原料，所述内部电极层用糊料中的烧结抑制用电介质原料至少包含烧结抑制用主成分原料。该烧结抑制用主成分原料与在所述电介质糊料用电介质原料所含的主成分原料是基本上相同的组成体系，而且具有超过3.991而小于4.064的晶格常数。
-
公开(公告)号：CN1677588A
公开(公告)日：2005-10-05
申请号：CN200510060175.2
申请日：2005-03-31
Applicant: TDK株式会社
Abstract: 多层陶瓷电容器1，其具有内部电极层3、厚度不足2μm的层间电介体层2、和外侧电介体层20，其特征在于，前述层间电介体层2及外侧电介体层20含有多个电介体粒子2a、20a而构成，以前述层间电介体层2中的全部电介体粒子2a的平均粒径为D50a(单位：μm)，以前述外侧电介体层20中的、在厚度方向上距离配置于最外面的内部电极层3a 5μm以上的位置上存在的全部电介体粒子20a的平均粒径为D50b(单位：μm)，以此时的前述D50a和前述D50b之比(D50a/D50b)为y(无单位)，以前述层间电介体层2的厚度为x(单位：μm)，以前述层间电介体层2中的全部电介体粒子2a的粒度分布的标准偏差为σ(无单位)，以具有前述D50a的2.25倍以上的平均粒径的电介体粒子(粗粒)存在于全部前述电介体粒子2a中的比率为p(单位：％)，此时，前述y和x满足y＜－0.75x+2.015、且y＞－0.75x+1.740的关系，前述σ满足σ＜0.091，前述p满足p＜2.85％。根据本发明，即使将层间电介体层2薄层化时，也可以提供有望改善各种电特性、特别是具有足够的介电常数的同时改善TC偏压特性的多层陶瓷电容器1。
-
公开(公告)号：CN1677587A
公开(公告)日：2005-10-05
申请号：CN200510060174.8
申请日：2005-03-31
Applicant: TDK株式会社
Abstract: 本发明提供一种多层陶瓷电容器1，其具有内部电极层3和厚度小于2μm的电介体层2，其特征在于，上述层间电介体层2含有多个电介体粒子2a而构成，以上述层间电介体层2中的电介体粒子2a全体的粒度分布的标准偏差为σ(无单位)、以上述层间电介体层2中的电介体粒子2a全体的平均粒径为D50(单位：μm)，此时的具有该D50的2.25倍以上的平均粒径的电介体粒子(粗粒)在上述电介体粒子2a全体中存在的比率用p(单位：％)表示时，上述σ、p分别满足σ＜0.130、p＜12％。通过本发明，能够提供即使对层间电介体层2实施薄层化也有望提高各种电特性、特别是既具有充分的介电常数又提高TC偏压特性的多层陶瓷电容器1。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
