公开(公告)号：CN118805336A

公开(公告)日：2024-10-18

申请号：CN202380022552.X

申请日：2023-03-01

申请人： 高通股份有限公司

发明人： N·拉什迪 ,  N·萨普特拉 ,  A·斯瓦米纳坦

IPC分类号： H03M1/06 ,  H03M1/08 ,  H03M1/12 ,  G06F1/10 ,  H03K5/156

摘要： 在某些方面，一种用于向第一子数模转换器(子DAC)和第二子DAC提供第一驱动时钟信号和第二驱动时钟信号的方法包括接收输入时钟信号，以及对该输入时钟信号进行分频以生成第一分频时钟信号和第二分频时钟信号。该方法还包括使用第一分频时钟信号对该输入时钟信号进行门控以生成第一驱动时钟信号，以及将第一驱动时钟信号输入到第一子DAC的时钟输入端。该方法还包括使用第二分频时钟信号对该输入时钟信号进行门控以生成第二驱动时钟信号，以及将第二驱动时钟信号输入到第二子DAC的时钟输入端。

公开(公告)号：CN117957778A

公开(公告)日：2024-04-30

申请号：CN202280060988.3

申请日：2022-09-01

申请人： 高通股份有限公司

发明人： P·马哈茂德达里安 ,  N·萨普特拉 ,  D·塞奥 ,  S·麦迪扎德·塔利伊

IPC分类号： H03M1/06 ,  H03M1/66

摘要： 本公开的某些方面总体涉及用于数模转换的电路和技术。用于数模转换的一个示例性设备总体包括：数模转换器(DAC)，该DAC具有耦合到该设备的输入节点的输入；第一归零(RZ)DAC，该第一RZ DAC具有耦合到该设备的输入节点的输入；和合路器，其中该第一DAC的输出耦合到该合路器的第一输入，并且其中该第一RZ DAC的输出耦合到该合路器的第二输入。