-
公开(公告)号：CN101667114B
公开(公告)日：2012-07-04
申请号：CN200910024172.1
申请日：2009-09-30
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种适于矩阵求逆的超长指令集微处理系统，主要解决现有的电路规模大，运算速度慢的问题。该系统包括：四组运算单元、全局寄存器单元、两组本地寄存器单元、数据地址产生单元、程序定序单元和数据输入/输出存储器单元，其中数据输入/输出存储器单元与四组运算单元之间连接有全局寄存器单元，为运算单元提供操作数和暂存运算结果；第一组运算单元(1)与第二组运算单元(2)之间连接有第一本地寄存器单元(A)，第三组运算单元(3)与第四组运算单元(4)之间连接有第二本地寄存器单元(B)，用于暂存相应运算单元的中间结果。本发明具有处理速度快和电路规模小的优点，可用于数字通信及数字信号处理。
-
公开(公告)号：CN101504599A
公开(公告)日：2009-08-12
申请号：CN200910021540.7
申请日：2009-03-16
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种适于数字信号处理应用的专用指令集微处理系统。它主要由算术运算单元、通用寄存器单元、数据地址产生单元、程序定序单元、数据输入/输出存储器单元、数据交换寄存器单元共6部分组成，构成一个功能齐全的RISC微处理器系统。其中，算术运算单元中的乘法器采用修正Booth算法以移位加的方式实现；数据输入/输出存储器单元采用双页面的存储器缓存外部输入的高速数据；专用的数据交换寄存器单元用于和外部系统进行高速数据交换的。本发明能够根据具体的应用对处理器结构进行优化和电路裁减，且具有较强的设计重复利用性及较低的设计复杂度，可用于在FPGA内实现大规模并行高速实时数字信号处理。
-
公开(公告)号：CN102184092A
公开(公告)日：2011-09-14
申请号：CN201110114592.6
申请日：2011-05-04
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于流水线结构的专用指令集处理器，其流水线结构划分为取指、译码、执行、回写四个阶段。本发明的结构包括程序存储器、程序控制器、寄存器堆、数据冲突控制器、逻辑运算单元、移位运算单元、加法器、数据选择器、数据存储器、乘法器和直接内存访问控制器。本发明综合考虑了专用指令集处理器的指令结构和现场可编程门阵列(FPGA)的固有特性，针对主流FPGA内部组成结构及电路资源，结合处理器设计与应用特点，合理划分和设计了基于流水线结构的专用指令集处理器的硬件结构，提高了专用指令集处理器的运行速度与实现效率。
-
公开(公告)号：CN101667114A
公开(公告)日：2010-03-10
申请号：CN200910024172.1
申请日：2009-09-30
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种适于矩阵求逆的超长指令集微处理系统，主要解决现有的电路规模大，运算速度慢的问题。该系统包括：四组运算单元、全局寄存器单元、两组本地寄存器单元、数据地址产生单元、程序定序单元和数据输入/输出存储器单元，其中数据输入/输出存储器单元与四组运算单元之间连接有全局寄存器单元，为运算单元提供操作数和暂存运算结果；第一组运算单元(1)与第二组运算单元(2)之间连接有第一本地寄存器单元(A)，第三组运算单元(3)与第四组运算单元(4)之间连接有第二本地寄存器单元(B)，用于暂存相应运算单元的中间结果。本发明具有处理速度快和电路规模小的优点，可用于数字通信及数字信号处理。
-
-
-
Search Results
4
records
(took 0.017 seconds)
