公开(公告)号：CN111597138B

公开(公告)日：2024-02-13

申请号：CN202010345579.0

申请日：2020-04-27

Applicant: 科大讯飞股份有限公司

Inventor： 徐秀敏 ,  江宏武 ,  于振华

IPC: G06F15/167 ,  G06F15/173

Abstract: 本发明提供一种X型链路结构的多并发RAM数据传输方法及结构，该方法包括：通过多个物理独立的子RAM映射成一个共享存储RAM；获取基于共享存储的片上多核处理器的每个核所对应的接口；在所述接口与所述子RAM之间设置多级链路传输结构，每一级所述链路传输结构设置有多个X型结构路由器；每个所述接口通过所述X型结构路由器与每个所述子RAM之间形成固定的传输路径，以对数据流进行发送或响应。本发明解决现有多并发RAM电路面积过大且仲裁电路过于复杂，造成布局布线困难的问题，无需路由FIFO和仲裁电路，因而硬件资源开销小，只有少量扇入扇出的x型路由器，简化布局布线并有效提升电路主频。

公开(公告)号：CN111597138A

公开(公告)日：2020-08-28

申请号：CN202010345579.0

申请日：2020-04-27

Applicant: 科大讯飞股份有限公司

Inventor： 徐秀敏 ,  江宏武 ,  于振华

IPC: G06F15/167 ,  G06F15/173

Abstract: 本发明提供一种X型链路结构的多并发RAM数据传输方法及结构，该方法包括：通过多个物理独立的子RAM映射成一个共享存储RAM；获取基于共享存储的片上多核处理器的每个核所对应的接口；在所述接口与所述子RAM之间设置多级链路传输结构，每一级所述链路传输结构设置有多个X型结构路由器；每个所述接口通过所述X型结构路由器与每个所述子RAM之间形成固定的传输路径，以对数据流进行发送或响应。本发明解决现有多并发RAM电路面积过大且仲裁电路过于复杂，造成布局布线困难的问题，无需路由FIFO和仲裁电路，因而硬件资源开销小，只有少量扇入扇出的x型路由器，简化布局布线并有效提升电路主频。