-
公开(公告)号:CN114975106A
公开(公告)日:2022-08-30
申请号:CN202210535376.7
申请日:2016-06-02
Applicant: 瓦里安半导体设备公司
IPC: H01L21/3065 , H01L21/311 , G03F7/20
Abstract: 一种图案化的方法。所述方法可包括:在衬底上提供层,所述层具有多个孔;以及沿轨迹引导多个离子以沿第一方向拉长所述多个孔,所述第一方向在由所述衬底的前表面界定的衬底平面内延伸。本发明可减小用于产生特征图案的掩模的数目的能力,其中所述特征可分隔开比由单一掩模可实现的临限间隔小的距离。
-
公开(公告)号:CN107924818B
公开(公告)日:2022-06-03
申请号:CN201680048977.8
申请日:2016-06-02
Applicant: 瓦里安半导体设备公司
IPC: H01L21/027 , H01L29/06 , G03F7/20 , H01L21/265
Abstract: 一种将衬底图案化的方法。所述方法可包括:在衬底上提供表面特征,所述表面特征具有沿衬底平面内的第一方向的第一尺寸及沿所述衬底平面内的第二方向的第二尺寸,其中第二方向垂直于第一方向;以及在存在含有反应性物质的反应性气氛的条件下,相对于衬底平面的垂线以非零入射角沿第一方向将第一曝光中的第一离子引导至表面特征;其中第一曝光沿第一方向蚀刻表面特征,其中在所述引导之后,表面特征保持沿第二方向的第二尺寸,且其中所述表面特征具有沿第一方向的不同于第一尺寸的第三尺寸。本发明可减小用于产生特征图案的掩模的数目的能力,其中所述特征可分隔开比由单一掩模可实现的临限间隔小的距离。
-
公开(公告)号:CN107924818A
公开(公告)日:2018-04-17
申请号:CN201680048977.8
申请日:2016-06-02
Applicant: 瓦里安半导体设备公司
IPC: H01L21/027 , H01L29/06 , G03F7/20 , H01L21/265
CPC classification number: H01L21/0273 , H01L21/0337 , H01L21/3086
Abstract: 一种将衬底图案化的方法。所述方法可包括:在衬底上提供表面特征,所述表面特征具有沿衬底平面内的第一方向的第一尺寸及沿所述衬底平面内的第二方向的第二尺寸,其中第二方向垂直于第一方向;以及在存在含有反应性物质的反应性气氛的条件下,相对于衬底平面的垂线以非零入射角沿第一方向将第一曝光中的第一离子引导至表面特征;其中第一曝光沿第一方向蚀刻表面特征,其中在所述引导之后,表面特征保持沿第二方向的第二尺寸,且其中所述表面特征具有沿第一方向的不同于第一尺寸的第三尺寸。
-
-