公开(公告)号：CN105448843B

公开(公告)日：2020-07-14

申请号：CN201510616023.X

申请日：2015-09-24

Applicant: 瑞萨电子株式会社

Inventor： 大和田福夫 ,  篠原正昭 ,  丸山隆弘

IPC: H01L27/11519 ,  H01L27/11521

Abstract: 本发明涉及制造半导体器件的方法。本发明实现半导体器件的性能上的改善。在形成于位于存储器形成区中的半导体衬底的主表面上并且具有内部电荷存储部的第一绝缘膜上并且在形成于位于主电路形成区中的所述半导体衬底的所述主表面上的第二绝缘膜上，形成导电膜。然后，在所述存储器形成区中，将所述导电膜和所述第一绝缘膜图案化，以形成第一栅电极和第一栅极绝缘膜，同时在所述主电路形成区中，保留所述导电膜和所述第二绝缘膜。然后，在所述主电路形成区中，将所述导电膜和所述第二绝缘膜图案化，以形成第二栅电极和第二栅极绝缘膜。

公开(公告)号：CN107240548B

公开(公告)日：2021-11-23

申请号：CN201710185901.6

申请日：2017-03-27

Applicant: 瑞萨电子株式会社

Inventor： 篠原正昭

IPC: H01L21/336 ,  H01L21/304 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

Abstract: 本发明涉及半导体装置及其制造方法。当通过使用后栅工艺并用金属栅极电极替换伪栅极电极来形成MISFET时，对控制栅极电极和伪栅极电极之上的相应的帽绝缘膜和层间绝缘膜两者进行抛光，以防止层间绝缘膜的上表面的过量抛光及凹坑的发生。在后栅工艺中，形成层间绝缘膜以覆盖控制栅极电极和伪栅极电极以及位于其之上的帽绝缘膜。在层间绝缘膜的上表面被抛光以使帽绝缘膜从层间绝缘膜暴露之后，执行蚀刻以选择性地去除帽绝缘膜。随后，对层间绝缘膜的上表面进行抛光。

公开(公告)号：CN107240548A

公开(公告)日：2017-10-10

申请号：CN201710185901.6

申请日：2017-03-27

Applicant: 瑞萨电子株式会社

Inventor： 篠原正昭

IPC: H01L21/336 ,  H01L21/304 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L21/76895 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/28282 ,  H01L21/76805 ,  H01L21/823437 ,  H01L21/823462 ,  H01L21/823487 ,  H01L27/088 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66575 ,  H01L29/66833 ,  H01L29/66477 ,  H01L21/28008 ,  H01L21/304 ,  H01L29/4232 ,  H01L29/42364 ,  H01L29/78

Abstract: 本发明涉及半导体装置及其制造方法。当通过使用后栅工艺并用金属栅极电极替换伪栅极电极来形成MISFET时，对控制栅极电极和伪栅极电极之上的相应的帽绝缘膜和层间绝缘膜两者进行抛光，以防止层间绝缘膜的上表面的过量抛光及凹坑的发生。在后栅工艺中，形成层间绝缘膜以覆盖控制栅极电极和伪栅极电极以及位于其之上的帽绝缘膜。在层间绝缘膜的上表面被抛光以使帽绝缘膜从层间绝缘膜暴露之后，执行蚀刻以选择性地去除帽绝缘膜。随后，对层间绝缘膜的上表面进行抛光。

公开(公告)号：CN105448843A

公开(公告)日：2016-03-30

申请号：CN201510616023.X

申请日：2015-09-24

Applicant: 瑞萨电子株式会社

Inventor： 大和田福夫 ,  篠原正昭 ,  丸山隆弘

IPC: H01L21/8247

Abstract: 本发明涉及制造半导体器件的方法。本发明实现半导体器件的性能上的改善。在形成于位于存储器形成区中的半导体衬底的主表面上并且具有内部电荷存储部的第一绝缘膜上并且在形成于位于主电路形成区中的所述半导体衬底的所述主表面上的第二绝缘膜上，形成导电膜。然后，在所述存储器形成区中，将所述导电膜和所述第一绝缘膜图案化，以形成第一栅电极和第一栅极绝缘膜，同时在所述主电路形成区中，保留所述导电膜和所述第二绝缘膜。然后，在所述主电路形成区中，将所述导电膜和所述第二绝缘膜图案化，以形成第二栅电极和第二栅极绝缘膜。