公开(公告)号：CN101577277B

公开(公告)日：2014-02-12

申请号：CN200910136415.0

申请日：2009-05-06

Applicant: 瑞萨电子株式会社

Inventor： 森野直纯 ,  平岩笃 ,  越久和俊 ,  伊藤俊明 ,  五十岚元繁 ,  佐佐木隆行 ,  杉山雅夫 ,  柳田博史 ,  渡会慎一

IPC: H01L27/06 ,  H01L29/772 ,  H01L29/06 ,  H01L23/522 ,  H01L29/861 ,  H01L29/41

CPC classification number: H01L21/823892 ,  H01L27/0629 ,  H01L27/0928 ,  H01L2224/05554

Abstract: 本发明提供一种对于具有三阱结构的半导体装置能够提高制造良率以及产品可靠性的技术。在与在p型基板Sub内所形成的深n型阱DNW0、浅p型阱PW及浅n型阱NW的形成的区域所不同的区域上形成浅p型阱PW100，使用第2层布线将在所述浅p型阱PW100内所形成的p型扩散分接头PD100、与在深n型阱DNW0内的浅n型阱NW0内所形成的p型扩散分接头PD0加以连接，并且使用第2层以上的布线将在深n型阱DNW0内所形成的nMIS200n的栅电极以及pMIS200p的栅电极、与在基板Sub内所形成的nMIS100n的漏电极以及pMIS100p的漏电极加以连接。