-
公开(公告)号:CN119964624A
公开(公告)日:2025-05-09
申请号:CN202411584080.X
申请日:2024-11-07
Applicant: 瑞萨电子株式会社
Abstract: 本公开涉及一种半导体非易失性存储器设备。提供了一种能够在抑制写入延迟时缩小单元电压分布范围的半导体非易失性存储器设备等。半导体非易失性存储器设备包括:多个栅极线;多个位线,与多个栅极线相交;以及多个存储器单元,分别连接至栅极线和位线之间的交点。多个存储器单元分别经由不同位线连接至从多个栅极线中选择的一个栅极线,并且半导体非易失性存储器设备还包括分别控制位线电流的多个写入位线电流或电压控制电路,以便同时执行对所述多个存储器单元的写入。