-
公开(公告)号:CN108320767B
公开(公告)日:2020-07-28
申请号:CN201810145318.7
申请日:2018-02-12
Applicant: 河海大学常州校区
IPC: G11C7/24 , G11C11/4078 , G11C11/412
Abstract: 本发明旨在针对目前存在的软错误使组合逻辑电路的可靠性降低而现有解决软错误的方法带来的巨大功耗和面积消耗的问题,提供一种组合逻辑电路抗单粒子错误的选择性加固方法,包括步骤:拓扑排序处理;预先设置各输出端权重;计算错误传播概率:计算某一门产生错误传播到各输出端的错误传播概率一,错误传播概率一乘以相应的输出端权重得到错误传播概率二,取所有输出端得到的错误传播概率二中的最大值,即为所述门的错误传播概率;根据计算得到的各个门的错误传播概率,生成门错误传播概率排序表,根据需求的加固百分比选择相应数量的门进行加固,最后输出加固后的电路网表。本发明提高电路软错误可靠性的同时减小电路面积和功耗开销。
-
公开(公告)号:CN108320767A
公开(公告)日:2018-07-24
申请号:CN201810145318.7
申请日:2018-02-12
Applicant: 河海大学常州校区
IPC: G11C7/24 , G11C11/4078 , G11C11/412
Abstract: 本发明旨在针对目前存在的软错误使组合逻辑电路的可靠性降低而现有解决软错误的方法带来的巨大功耗和面积消耗的问题,提供一种组合逻辑电路抗单粒子错误的选择性加固方法,包括步骤:拓扑排序处理;预先设置各输出端权重;计算错误传播概率:计算某一门产生错误传播到各输出端的错误传播概率一,错误传播概率一乘以相应的输出端权重得到错误传播概率二,取所有输出端得到的错误传播概率二中的最大值,即为所述门的错误传播概率;根据计算得到的各个门的错误传播概率,生成门错误传播概率排序表,根据需求的加固百分比选择相应数量的门进行加固,最后输出加固后的电路网表。本发明提高电路软错误可靠性的同时减小电路面积和功耗开销。
-
公开(公告)号:CN111429678A
公开(公告)日:2020-07-17
申请号:CN202010235756.X
申请日:2020-03-30
Applicant: 河海大学常州校区
Abstract: 本发明公开了一种疫情期间人员监控报警系统,系统包括监测点子系统与监测中心子系统;监测点子系统包括传感器,单片微机控制系统,报警模块,GSM通讯模块;监测中心子系统包业务处理服务器,数据库服务器,以太网交换机以及上位机。本发明提出的一种用于疫情重点人群的监测系统,成本较低,方便大规模部署,同时保证了对人员的精确监测性能,通过运用数据库分析技术收集多方信息极大地提高了执行效率,更加适合于疫情期间人员监测这一应用背景。
-
公开(公告)号:CN108733628B
公开(公告)日:2020-01-03
申请号:CN201810502409.1
申请日:2018-05-23
Applicant: 河海大学常州校区
Abstract: 本发明公开了一种并行矩阵乘算法的加固方法,用于降低矩阵乘法的ABFT加固开销,包括如下步骤:(1)、首先对矩阵乘的输入输出进行编码,根据编码值校验计算结果并保存所有可能的错误列表;(2)、对错误列表进行预处理,排除一些误判的错误,避免不必要的校正,其中排除错误的方法采用相对误差法,在校正错误之前加入一个错误检测,随后对剩余的错误进行校正。如果更正了一个或多个错误,则更新错误列表,经过多次迭代后可校正大部分的错误。(3)、剩下的无法用算法校正的错误,采用重新计算的策略。本发明的加固方法能够在提升系统可靠性的同时提高执行效率。
-
公开(公告)号:CN108733628A
公开(公告)日:2018-11-02
申请号:CN201810502409.1
申请日:2018-05-23
Applicant: 河海大学常州校区
Abstract: 本发明公开了一种并行矩阵乘算法的加固方法,用于降低矩阵乘法的ABFT加固开销,包括如下步骤:(1)、首先对矩阵乘的输入输出进行编码,根据编码值校验计算结果并保存所有可能的错误列表;(2)、对错误列表进行预处理,排除一些误判的错误,避免不必要的校正,其中排除错误的方法采用相对误差法,在校正错误之前加入一个错误检测,随后对剩余的错误进行校正。如果更正了一个或多个错误,则更新错误列表,经过多次迭代后可校正大部分的错误。(3)、剩下的无法用算法校正的错误,采用重新计算的策略。本发明的加固方法能够在提升系统可靠性的同时提高执行效率。
-
公开(公告)号:CN110347968B
公开(公告)日:2023-06-13
申请号:CN201910609346.4
申请日:2019-07-08
Applicant: 河海大学常州校区
IPC: G06F17/14
Abstract: 本发明公开一种基于FPGA的优化FFT算法和装置,涉及集成电路数字信号处理技术领域。方法包括:响应于外部输入有待分析数据,存储相应数据;按照预设的读取规则读取已存储的待分析数据;对待分析数据进行预处理;基于预处理后的待分析数据以及预设的旋转因子进行基2‑FFT的前两级蝶形计算;基于基2‑FFT的前两级蝶形计算结果进行基2‑FFT前两级之后的其它级蝶形计算,计算结果即为所述优化FFT算法的计算结果。本发明利用蝶形运算的前两级旋转因子取值有限的特性,通过预设旋转因子对传统的基2‑FFT算法进行简化,从而实现可由输入序列快速得到前两级蝶形运算的结果,且本发明能够适用于任何2N(N≥2)点FFT运算,实现算法的有效加速。
-
公开(公告)号:CN110569161A
公开(公告)日:2019-12-13
申请号:CN201910869307.8
申请日:2019-09-16
Applicant: 河海大学常州校区
Abstract: 本发明涉及一种基于反馈移位寄存器的电路故障注入系统,包括电路预处理模块、伪随机数生成器、控制模块、结果输出模块。电路预处理模块将四路选择器插入需要故障注入的电路节点上;伪随机数生成器生成随机数用于模拟空间下辐射对电路的随机攻击;控制模块控制电路的工作包括故障注入的开始与结束;结果输出模块输出电路的正常工作结果和故障注入情况下的故障注入误结果。结合输出模块的输出结果和伪随机数生成器的结构,可以分析出电路的故障注入节点的敏感度。该方法用于模拟电磁辐射对电路的影响,不需要外部输入即可完成随机故障注入,节约故障注入电路IO口资源,无需冗余结构分析电路结果,减少故障注入电路面积。
-
公开(公告)号:CN109711056A
公开(公告)日:2019-05-03
申请号:CN201811618629.7
申请日:2018-12-28
Applicant: 河海大学常州校区
IPC: G06F17/50
Abstract: 一种基于Xilinx FPGA电路设计的敏感区域分析系统及分析方法,包括数据预处理模块、数据输入模块、软错误缓解控制器、功能电路模块和输出处理模块,其中,数据输入模块将所需的输入数据发送至Xilinx FPGA电路上的功能电路中,同时从地址范围中每次随机选择一个发送至Xilinx FPGA电路上的软错误缓解控制器中;软错误缓解控制器根据得到的指令,将指定配置存储单元的配置位数据进行翻转;功能电路模块同时对得到的输入数据进行处理,并将结果传输至输出处理模块;输出处理模块实时检测并对比功能电路输出的信号,记录此次故障注入的配置位是否为敏感区域,并选择是否对FPGA进行重配置操作。本发明不仅能模拟单粒子效应,还能准确的检测出不同设计的FPGA中的配置敏感区域。
-
公开(公告)号:CN110569161B
公开(公告)日:2022-09-09
申请号:CN201910869307.8
申请日:2019-09-16
Applicant: 河海大学常州校区
Abstract: 本发明涉及一种基于反馈移位寄存器的电路故障注入系统,包括电路预处理模块、伪随机数生成器、控制模块、结果输出模块。电路预处理模块将四路选择器插入需要故障注入的电路节点上;伪随机数生成器生成随机数用于模拟空间下辐射对电路的随机攻击;控制模块控制电路的工作包括故障注入的开始与结束;结果输出模块输出电路的正常工作结果和故障注入情况下的故障注入误结果。结合输出模块的输出结果和伪随机数生成器的结构,可以分析出电路的故障注入节点的敏感度。该方法用于模拟电磁辐射对电路的影响,不需要外部输入即可完成随机故障注入,节约故障注入电路IO口资源,无需冗余结构分析电路结果,减少故障注入电路面积。
-
公开(公告)号:CN110347968A
公开(公告)日:2019-10-18
申请号:CN201910609346.4
申请日:2019-07-08
Applicant: 河海大学常州校区
IPC: G06F17/14
Abstract: 本发明公开一种基于FPGA的优化FFT算法和装置,涉及集成电路数字信号处理技术领域。方法包括:响应于外部输入有待分析数据,存储相应数据;按照预设的读取规则读取已存储的待分析数据;对待分析数据进行预处理;基于预处理后的待分析数据以及预设的旋转因子进行基2-FFT的前两级蝶形计算;基于基2-FFT的前两级蝶形计算结果进行基2-FFT前两级之后的其它级蝶形计算,计算结果即为所述优化FFT算法的计算结果。本发明利用蝶形运算的前两级旋转因子取值有限的特性,通过预设旋转因子对传统的基2-FFT算法进行简化,从而实现可由输入序列快速得到前两级蝶形运算的结果,且本发明能够适用于任何2N(N≥2)点FFT运算,实现算法的有效加速。
-
-
-
-
-
-
-
-
-