公开(公告)号：CN104992969B

公开(公告)日：2018-05-01

申请号：CN201510410797.7

申请日：2015-07-14

Applicant: 株洲南车时代电气股份有限公司

Inventor： 肖海波 ,  苗笑宇 ,  刘根 ,  罗海辉 ,  黄建伟 ,  刘国友

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L21/205

Abstract: 本发明公开了一种具有缓冲层的半导体器件及其制作方法，半导体器件包括：位于半导体器件正面的正面结构，以及位于半导体器件背面的背面结构，背面结构进一步包括P+集区，以及位于P+集区之上的N型缓冲层。P+集区和N型缓冲层均采用在半导体器件背面利用低温PECVD工艺直接成膜的薄膜结构。P+集区和N型缓冲层进一步采用低温PECVD工艺的沉积薄膜结构。薄膜进一步采用非晶硅、微晶硅、掺碳非晶硅或硅锗中的任意一种或几种。本发明具有缓冲层的半导体器件及其制作方法能够在不采用离子注入设备及退火工艺的基础上，有效降低半导体器件成本和硅片背面工艺的热预算，并可根据薄膜材料类型的不同调节硅片背面的载流子注入和抽取速率。

公开(公告)号：CN104992969A

公开(公告)日：2015-10-21

申请号：CN201510410797.7

申请日：2015-07-14

Applicant: 株洲南车时代电气股份有限公司

Inventor： 肖海波 ,  苗笑宇 ,  刘根 ,  罗海辉 ,  黄建伟 ,  刘国友

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L21/205

Abstract: 本发明公开了一种具有缓冲层的半导体器件及其制作方法，半导体器件包括：位于半导体器件正面的正面结构，以及位于半导体器件背面的背面结构，背面结构进一步包括P+集区，以及位于P+集区之上的N型缓冲层。P+集区和N型缓冲层均采用在半导体器件背面利用低温PECVD工艺直接成膜的薄膜结构。P+集区和N型缓冲层进一步采用低温PECVD工艺的沉积薄膜结构。薄膜进一步采用非晶硅、微晶硅、掺碳非晶硅或硅锗中的任意一种或几种。本发明具有缓冲层的半导体器件及其制作方法能够在不采用离子注入设备及退火工艺的基础上，有效降低半导体器件成本和硅片背面工艺的热预算，并可根据薄膜材料类型的不同调节硅片背面的载流子注入和抽取速率。