公开(公告)号：CN100462667C

公开(公告)日：2009-02-18

申请号：CN200410062471.1

申请日：2004-07-08

Applicant: 株式会社东芝

Inventor： 佐藤隆 ,  浅野昌史 ,  金井秀树

IPC: G01B11/00 ,  G01B11/25 ,  G01M11/02 ,  G03F1/08 ,  G03F7/207

CPC classification number: G03F7/705 ,  G03F1/44 ,  G03F7/70525 ,  G03F7/70616 ,  G03F7/70641

Abstract: 提供一种原版，可大幅度缩短半导体器件制造工序中光学系统校正所需的时间。原版包括：掩模衬底(1)；配置在掩模衬底(1)上的遮光膜(17)；设置于遮光膜(17)中的检查图形用开口(56a、56b、56c)及器件图形用开口(57)；在检查图形用开口(56a、56b、56c)中露出的包括分别设置在掩模衬底(1)上的非对称衍射光栅(222a、222b、222c)的检查图形(20a、20b、20c)；在检查图形用开口(56a、56b、56c)中露出的与掩模衬底(1)上检查图形(20a、20b、20c)分别相邻设置的对准标记(26a、26b、26c)；在器件图形用开口(57)中露出的设于掩模衬底(1)上的器件图形(15a、15b、15c)。

公开(公告)号：CN1576778A

公开(公告)日：2005-02-09

申请号：CN200410062471.1

申请日：2004-07-08

Applicant: 株式会社东芝

Inventor： 佐藤隆 ,  浅野昌史 ,  金井秀树

IPC: G01B11/00 ,  G01B11/25 ,  G01M11/02 ,  G03F1/08 ,  G03F7/207

CPC classification number: G03F7/705 ,  G03F1/44 ,  G03F7/70525 ,  G03F7/70616 ,  G03F7/70641

Abstract: 提供一种原版及制造方法、曝光装置检查系统、检查方法，可大幅度缩短半导体器件制造工序中光学系统校正所需的时间。原版包括：掩模衬底(1)；配置在掩模衬底(1)上的遮光膜(17)；设置于遮光膜(17)中的检查图形用开口(56a、56b、56c)及器件图形用开口(57)；在检查图形用开口(56a、56b、56c)中露出的包括分别设置在掩模衬底(1)上的非对称衍射光栅(222a、222b、222c)的检查图形(20a、20b、20c)；在检查图形用开口(56a、56b、56c)中露出的与掩模衬底(1)上检查图形(20a、20b、20c)分别相邻设置的对准标记(26a、26b、26c)；在器件图形用开口(57)中露出的设于掩模衬底(1)上的器件图形(15a、15b、15c)。