-
公开(公告)号：CN111090447A
公开(公告)日：2020-05-01
申请号：CN201911337835.5
申请日：2019-12-23
Applicant: 杭州和利时自动化有限公司
Inventor： 石俊斌
Abstract: 本申请公开了一种IO模块的固件更新方法，包括：FPGA根据接收到的硬件模块编程文件进行烧录，得到在线更新模块；当接收到固件更新指令时，控制所述在线更新模块与外部数据模块建立远程通讯连接，并接收固件更新文件；根据所述固件更新文件执行更新操作。通过FPGA烧录出在线更新模块，然后通过该在线更新模块进行固件更新操作，避免在现场进行固件更新，降低固件更新难度，提高固件更新效率。本申请还公开了一种IO模块的固件更新装置、IO设备以及计算机可读存储介质，具有以上有益效果。
-
公开(公告)号：CN112506268A
公开(公告)日：2021-03-16
申请号：CN202011472991.5
申请日：2020-12-15
Applicant: 杭州和利时自动化有限公司
Abstract: 本申请公开了一种多片FPGA间时间同步方法、装置、设备及存储介质，该方法包括：通过校时主站FPGA接收外部IRIG‑B码时钟源的IRIG‑B时间编码信息进行B码校时与守时，得到校准后的同步时间信息和微秒时钟脉冲；利用校时主站FPGA将同步时间信息通过SPI总线同时发送至各校时从站FPGA，以及将微秒时钟脉冲通过GPIO硬连线同时发送至各校时从站FPGA；通过各校时从站FPGA接收同步时间信息进行本地对时，以及接收微秒时钟脉冲进行本地计时。这样在有效节省FPGA宝贵的逻辑的同时，还能保证校时的精度以及在板级多个器件之间的同步性，避免了在每片FPGA中独立校时带来的资源浪费。
-
公开(公告)号：CN112506268B
公开(公告)日：2023-03-14
申请号：CN202011472991.5
申请日：2020-12-15
Applicant: 杭州和利时自动化有限公司
Abstract: 本申请公开了一种多片FPGA间时间同步方法、装置、设备及存储介质，该方法包括：通过校时主站FPGA接收外部IRIG‑B码时钟源的IRIG‑B时间编码信息进行B码校时与守时，得到校准后的同步时间信息和微秒时钟脉冲；利用校时主站FPGA将同步时间信息通过SPI总线同时发送至各校时从站FPGA，以及将微秒时钟脉冲通过GPIO硬连线同时发送至各校时从站FPGA；通过各校时从站FPGA接收同步时间信息进行本地对时，以及接收微秒时钟脉冲进行本地计时。这样在有效节省FPGA宝贵的逻辑的同时，还能保证校时的精度以及在板级多个器件之间的同步性，避免了在每片FPGA中独立校时带来的资源浪费。
-
-
Search Results
3
records
(took 0.025 seconds)
