-
公开(公告)号：CN118860925A
公开(公告)日：2024-10-29
申请号：CN202411130408.0
申请日：2024-08-16
IPC分类号： G06F13/28
摘要： 本发明实施例提供一种DMA引擎控制器及其控制方法、电子设备及存储介质，属于数据传输领域。该方法包括：主机端DMA引擎、内存端DMA引擎、数据缓存模块、命令任务队列组、DMA引擎错误管理模块；主机端DMA引擎、内存端DMA引擎与数据缓存模块共同组成数据通路。设计了DMA引擎的流水线结构，分别设置了主机端和内存端DMA引擎，可以提高数据传输效率，降低硬件资源消耗与面积损耗，简化外围控制逻辑；设计了适用于NVMe命令的命令队列管理方式，保证各阶段DMA引擎的独立正确运行；基于该DMA引擎结构设计了适用于NVMe命令的数据缓存分区管理方式，区分不同的数据通路，保证数据传输流程的效率以及数据正确性。
-
公开(公告)号：CN118093257B
公开(公告)日：2024-07-02
申请号：CN202410465678.0
申请日：2024-04-18
摘要： 本发明公开了一种级联编码方法、装置、系统及介质，涉及通信技术领域。将校验矩阵的易出错位置对应的码字信息进行外码编码生成外码校验信息，只对易出错位置的数据进行独立的外码编码保护，并非如传统的级联编码方式对全部数据进行外码编码，这样外码编码保护的数据量比全部数据量要小，使其编码开销成本降低。对于易出错位置通过导致译码失败的纠错性能因素确定，在正常译码过程中对应的各纠错性能因素会影响最终的译码性能，因此，本发明基于该易出错位置的数据进行单独外码编码，保证LDPC级联编码的码率，从而减少级联外码对LDPC码字总体编码效率的影响，通过外码编码形式的保护降低LDPC的输入误码率，以提高LDPC的纠错能力。
-
公开(公告)号：CN117993354A
公开(公告)日：2024-05-07
申请号：CN202410042475.0
申请日：2024-01-11
IPC分类号： G06F30/396 , G06F30/398
摘要： 本申请提供一种时钟树优化方法、系统、设备及介质，包括S1、计算时钟在原始时钟树上的原始时钟偏差，若原始时钟偏差大于预设偏差，则执行第一优化操作以生成第一时钟树；S2、计算时钟在第一时钟树上第一时钟偏差，若第一时钟偏差小于等于预设偏差，则更新第一时钟树为最优时钟树，反之则更新第一时钟树为待优化时钟树；S3、执行第二优化操作以生成第二时钟树；S4、计算时钟在第二时钟树上的第二时钟偏差，若第二时钟偏差大于预设偏差，则更新第二时钟树为待优化时钟树，重复执行S3和S4，直至生成第二时钟偏差小于等于预设偏差的第二时钟树；若第二时钟偏差小于等于预设偏差，则更新第二时钟树为最优时钟树。实现对时钟树的优化。
-
公开(公告)号：CN117910420A
公开(公告)日：2024-04-19
申请号：CN202410148958.9
申请日：2024-01-31
IPC分类号： G06F30/392
摘要： 本发明公开了一种备用单元插入方法，包括以下步骤：确定内核区域；获取最小的布局单位的高度；根据所述高度在所述内核区域中创建多个行；获取备用单元之间的第二距离；利用阱连接单元的插入指令根据所述备用单元之间的第一距离在若干个行中插入备用单元。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案通过使用阱连接单元的插入方式能够均匀地将备用单元散落在内核区域，减少了在插入备用单元时的步骤，避免了繁琐的坐标计算。
-
公开(公告)号：CN117311446A
公开(公告)日：2023-12-29
申请号：CN202311259781.1
申请日：2023-09-27
IPC分类号： G06F1/08
摘要： 本发明提供了一种基于寄存器分组的时钟门控方法、系统、存储介质及设备，方法包括：获取时钟网络中所有寄存器的时钟信号翻转情况，并基于各时钟信号翻转情况将翻转同步性高的多个寄存器划分至同一寄存器组，以得到多个寄存器组，并判断每个寄存器组的翻转同步性值是否在预设数值范围内；若若干寄存器组的翻转同步性值不在预设数值范围内，对若干寄存器组进行优化，以使若干寄存器组的翻转同步性值在预设数值范围内，以得到多个最优寄存器组，并判断最优寄存器组中寄存器的数量是否在预设扇出数量范围内；若最优寄存器组中寄存器的数量在预设扇出数量范围内，对最优寄存器组进行时钟门控。本发明能够有效减少时钟门控的冗余周期，有效降低功耗。
-
公开(公告)号：CN118431246A
公开(公告)日：2024-08-02
申请号：CN202410571385.0
申请日：2024-05-09
IPC分类号： H01L27/146
摘要： 本发明涉及红外探测器技术领域，具体涉及一种双色红外探测器及其制造方法。双色红外探测器包括：双色红外焦平面，包括外延片和与外延片隔空相对设置的读出电路芯片；外延片包括衬底和在衬底一侧表面阵列设置的若干像元；像元包括叠层设置的功能层，包括长波吸收层、中间层和短波吸收层；中间层通过第二电极引出至像元表面；衬底在像元的阵列的侧部设置有公共电极；其中，双色红外焦平面还设置有网络电极电路，网络电极电路覆盖各像元的部分表面，且连接各第二电极，并连接至公共电极，公共电极连接至读出电路芯片。本发明的双色红外探测器可有效降低双色红外焦平面的制作难度。
-
公开(公告)号：CN118278336A
公开(公告)日：2024-07-02
申请号：CN202410390194.4
申请日：2024-03-31
IPC分类号： G06F30/3312
摘要： 本发明公开了一种时序调整方法、装置、设备及介质，涉及集成电路技术领域。本方案提出了一种双向时序连续借用的有用偏差执行方式，通过同时考虑存在时序违例的关键路径的前后路径的时序余量，在修正关键路径的时序违例时，同时从前后路径中借用时序余量，从而加快了时序的收敛。此外，当前后一级路径的时序余量不足时，本方案还能连续借用前后多级路径的时序余量，从而充分利用集成电路设计中的时序余量，减少了迭代时间和后端工作人员对EDA工具的较强依赖性，极大地提高了时序收敛效率。
-
公开(公告)号：CN118260090A
公开(公告)日：2024-06-28
申请号：CN202410675381.7
申请日：2024-05-29
摘要： 本公开实施例关于一种自旋锁管理装置、方法、存储介质和程序产品，涉及计算机技术领域，旨在解决自旋锁较为复杂的问题，实现对自旋锁的管理。所述自旋锁管理装置用于管理至少一个处理器对至少一个自旋锁对应的可共享地址的访问权限；所述自旋锁管理装置，被配置为在接收到第一处理器针对第一自旋锁的第一占用请求的情况下，根据所述第一自旋锁的占用情况，输出第一数据值和所述第一自旋锁的锁状态；其中，在所述第一自旋锁的锁状态为未被占用的情况下，所述第一数据值为将要占用所述第一自旋锁的所述第一处理器的标识；在所述第一自旋锁的锁状态为被占用的情况下，所述第一数据值为当前占用所述第一自旋锁的第二处理器的标识。
-
公开(公告)号：CN118093257A
公开(公告)日：2024-05-28
申请号：CN202410465678.0
申请日：2024-04-18
摘要： 本发明公开了一种级联编码方法、装置、系统及介质，涉及通信技术领域。将校验矩阵的易出错位置对应的码字信息进行外码编码生成外码校验信息，只对易出错位置的数据进行独立的外码编码保护，并非如传统的级联编码方式对全部数据进行外码编码，这样外码编码保护的数据量比全部数据量要小，使其编码开销成本降低。对于易出错位置通过导致译码失败的纠错性能因素确定，在正常译码过程中对应的各纠错性能因素会影响最终的译码性能，因此，本发明基于该易出错位置的数据进行单独外码编码，保证LDPC级联编码的码率，从而减少级联外码对LDPC码字总体编码效率的影响，通过外码编码形式的保护降低LDPC的输入误码率，以提高LDPC的纠错能力。
-
公开(公告)号：CN117613057A
公开(公告)日：2024-02-27
申请号：CN202311497955.8
申请日：2023-11-10
IPC分类号： H01L27/146
摘要： 本发明涉及半导体领域，公开了一种红外传感器阵列及其制备方法、红外探测器件，方法包括：获得具有像元阵列的传感器晶圆；将具有像元阵列的传感器晶圆的正面与载板晶圆进行临时键合；减薄衬底，并刻蚀减薄后衬底对应有效像元之间的区域，形成第一通孔；在具有像元阵列的传感器晶圆的背面沉积第一绝缘层并在第一通孔内填充第一金属层；将具有像元阵列的传感器晶圆与电路晶圆键合；将具有像元阵列的传感器晶圆与载板晶圆解临时键合；从具有像元阵列的传感器晶圆的正面刻蚀缓冲层对应有效像元之间的区域，形成第二通孔；在具有像元阵列的传感器晶圆的正面沉积第二绝缘层和第二金属层。采用分步刻蚀的方式制作微孔，可以降低微孔刻蚀难度。
-
-
-
-
-
-
-
-
-
搜索结果
37 条记录 (耗时 0.042 秒)
