公开(公告)号：CN102902513B

公开(公告)日：2015-12-02

申请号：CN201210321233.2

申请日：2012-09-03

Applicant: 哈尔滨工程大学

Inventor： 赵极远 ,  王逸林

IPC: G06F9/38 ,  G06F9/48

Abstract: 本发明提供的是一种提高嵌入式操作系统并行处理实时性的软硬件混合式结构。由软件部分、硬件部分以及Avalon总线组成；软件部分包括应用程序代码、操作系统内核以及硬件描述层，操作系统内核通过硬件描述层完成与底层Avalon总线的通信，应用程序代码调用操作系统内核完成用户所需功能；硬件部分通过FPGA上硬件单元实现，包括硬核任务模块、硬核消息模块以及系统加速模块，硬核任务模块、硬核消息模块以及系统加速模块都通过Avalon总线实现与软件部分的双向数据通信，硬核任务模块与硬核消息模块间双向数据通信。本发明既可以保证通用嵌入式实时操作系统的应用灵活性，又可以在单一处理器下实现真正的多任务并行处理。

公开(公告)号：CN102902513A

公开(公告)日：2013-01-30

申请号：CN201210321233.2

申请日：2012-09-03

Applicant: 哈尔滨工程大学

Inventor： 赵极远 ,  王逸林

IPC: G06F9/38 ,  G06F9/48

Abstract: 本发明提供的是一种提高嵌入式操作系统并行处理实时性的软硬件混合式结构。由软件部分、硬件部分以及Avalon总线组成；软件部分包括应用程序代码、操作系统内核以及硬件描述层，操作系统内核通过硬件描述层完成与底层Avalon总线的通信，应用程序代码调用操作系统内核完成用户所需功能；硬件部分通过FPGA上硬件单元实现，包括硬核任务模块、硬核消息模块以及系统加速模块，硬核任务模块、硬核消息模块以及系统加速模块都通过Avalon总线实现与软件部分的双向数据通信，硬核任务模块与硬核消息模块间双向数据通信。本发明既可以保证通用嵌入式实时操作系统的应用灵活性，又可以在单一处理器下实现真正的多任务并行处理。